上传列表：

新建文件夹.rar - 用于用Matlab仿真Cyclic ADC的静态参数DNL和INL的代码,2018-09-26 17:14:00,下载4次
cal_snr.rar - 用Matlab仿真cyclic ADC的动态参数SNR时用到的代码,2018-09-26 17:06:47,下载1次

近期下载：

add.rar - 浮点加法器的用Verilog实现，32位的浮点加法器
mult.rar - 32位浮点乘法器的源代码，用verilog来实现的
floatadd.zip - 浮点数加法器的源代码,实现浮点数的加法功能，浮点数遵循的是IEEE745标准
flowadd.rar - 两个浮点数相加的加法器，使用verilog编写
flowadd.rar - verilog编写的32位浮点加法器

收藏：