上传列表：

reqtest-pecialization.zip - 通讯原理之模拟电平码程序,不错的源码,可以学习使用,2019-01-01 06:37:05,下载0次
CSXS.zip - 选择排序是一种比较优化的排序,它定义的k意义在于表示一次循环后找到的最小(大)值的位置,然后让第i个(第几次循环就是第几个,2019-01-01 06:34:16,下载0次

近期下载：

Booth乘法器.rar - 4位booth算法乘法器，用Verilog编写
verilog_xiyiji.rar - 为Verilog Hdl 代码实现自动洗衣机启动，复位，水洗，排水，脱水，等功能，并能显示洗衣机的工作状态
基于FPGA的I2C实验Verilog源代码.rar - I2C verilong code 详细代码分析，根据协议每一步都有分析，进过验证，代码分slave和master部分，代码比较成熟
i2c_slave.rar - Verilog i2c slave rtl + testbench 仿真ok
i2c_slave_model.rar - FPGA I2C i2c_slave_model code verilog
i2c_slave.rar - 一个好用的经过FPGA验证的i2c_slave verilog代码。
i2c_master_module.zip - i2c接口的fpga实现，工作在master模式下，verilog
hanzigundongxianshi.rar - FPGA汉字滚动显示 1）用8×8点阵显示屏滚动显示至少4个汉字； 2）可以用拨码开关控制左、右滚动显示。
main_1.zip - (1) 输入一字符串，判断是否为Java关键字（Java关键字保存在文件"Java关键字.txt"中）。

收藏：