RS(204-188)decoder_verilog.rar - 采用verilog实现的有限域GF(28)弱对偶基乘法器，本原多项式: p(x) = x^8 + x^4 + x^3 + x^2 + 1 ，多项式基: {1, a^1, a^2, a^3, a^4, a^5, a^6, a^7}，弱对偶基: {1+a^2, a^1, 1, a^7, a^6, a^5, a^4, a^3+a^7}
1510596548_68035_ysy.rar - 发一个用cordic算法实现取模运算的verilog代码
modmule_verilog.rar - 实现乘法后取模运算，已调试好的。可以应用在通信加解密算法中
mu0.zip - 基于Xilinx Spartan6的
一个简单的CPU MU0
VHDL
floatadd.zip - 32位浮点数加法，使用的语言是verilog。其中包括的是工程中的v文件。
SystemVerilog.zip - System Verilog中英文资料大全（pdf文档）