and2.zip - 最简单的与门，可用来测试实验板是否与电脑正常连接,2019-04-17 14:11:36,下载0次
32bit_x7seg.zip - vivado实现FPGA上任意位数（2-32）伪随机数的显示,2019-04-17 14:10:11,下载7次
x7seg12345678.rar - verilog语言，vivado实现4个动态7段数码管的显示,2019-04-17 14:08:28,下载0次
clkdiv26.zip - 用VIVADO实现最简单的分频器，分成了三个频率,2019-04-17 14:04:11,下载0次
x7seg_top.zip - 基于EDO1实验板，用vivado编写，实现7段数码管的显示，,2019-04-17 14:02:00,下载0次