联合开发网
首页
搜索
登录
注册
上传
管理
搜索
留言
Pudn.com
> 用户
a1600225635
发消息
关注(
0
)
verilog hdl
16位ALU
积分
:237
上传文件
:1
下载次数
:3
注册日期
:2019-06-22 22:21:13
上传列表
:
1 .rar
- 设计一个信号赋值逻辑电路,在时钟信号上升沿到来时将4位信号a赋值给4位信号b,同时将信号b的原始值赋值给信号c,2019-06-22 22:25:57,下载0次
近期下载
:
收藏
: