上传列表：

qidaqii_top_1.zip - 本次课程设计的题目是：基于FPGA的竞赛抢答器。 实验要实现的基本功能是 主持人按下开始，三个人抢答，主持人可以给选手加分或者减分，分数用数码管来显示。以下是主要功能和指标： （1）设计一个可容纳3组参赛的数字式抢答器，每组设一个按钮，供抢答使用。 （2）抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用。 （3）设置一个主持人“复位”按钮。 （4）主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，有指示灯显示抢答组别，扬声器发出1~2秒的音响。 （5）设置一个计分电路，每组开始预置10分，由主持人记分，答对一次1分，答错一次减1分。 本次设计内容是通过IES Design Suite14.7和spartan 3E开发板来实现的。,2020-06-11 22:04:29,下载1次

近期下载：

scmips_cpu.zip - 自己写的单周期mips CPU和测试工程
single-clock-CPU.rar - 单时钟周期CPU，verilog语言编写，quartusII运行
Single-CPU-clock-cycle-.rar - 单时钟周期CPU的设计实验，能完成16条基本指令。
CPU(4).rar - 基于ISE XILINX14.7开发的单周期CPU的基础指令实现代码 VERILOG
single_cycle_cpu.rar - 单周期CPU，single_cycle_cpu,南京大学计算机系计算机组成原理实验
CPU-source-code.zip - CPU设计代码，包括单周期CPU，多周期CPU，流水线CPU及相关ALU组件。
单周期CPU大作业-2020.zip - Verilog projects cpu
单周期cpu.zip - 该文件包含了实现单周期cpu的全部代码以及实验报告，包括仿真波形以及烧板过程

收藏：