Python_toBOM.zip - 使用python，实现电路原理图BOM自动匹配格式,2021-01-25 10:27:12,下载0次
my3_8.zip - 使用verilog 实现38译码器。。。。。。,2021-01-25 10:08:16,下载0次
定时器控制(使用内部晶振实现).zip - 使用STM32的内部晶振实现的定时器。。。。。,2021-01-25 09:59:55,下载1次
KEY_FILTER.zip - 使用Verilog，实现案件消抖。。。。。。。。。。。,2021-01-25 09:55:18,下载0次
conter20ms.zip - 使用Verilog HDL，实现20ms的计数,2021-01-25 09:52:14,下载0次