上传列表：

pll.zip - 基于ISE软件调用 Xilinx 提供的 PLL 核来产生不同频率的时钟, 并把其中的一个时钟输出到 FPGA 外部 IO 上。,2017-04-12 15:55:56,下载3次

近期下载：

收藏：