联合开发网
首页
搜索
登录
注册
上传
管理
搜索
留言
Pudn.com
> 用户
6884766
发消息
关注(
0
)
串口
crc
IIC
modelsim
SJA1000
pcie
FPGA verilog
rs422
EMIF
ddr3
vivado
PCA82C250
gpmc
GTX
bt1120
quart
axi_stream
verilog_422
spi_flash model
积分
:40
上传文件
:1
下载次数
:0
注册日期
:2020-06-02 10:02:00
上传列表
:
rtl.zip
- 串口接收和发送功能,波特率9600,适合初学者简单易懂,欢迎下载,2020-08-05 11:12:35,下载1次
近期下载
:
CAN.rar
- CAN控制器sja1000和收发器PCA82C250中文资料
PCA82C250yingrongzhinan_cn.rar
- PCA82C250 CAN 收发器应用指南 中文版
SJA1000-can_register.rar
- 模块用于完成程序中所有有关寄存器的操作。。。。。。。
CAN--for-FPGA.rar
- FPGA控制SJA1000实现CAN协议 适合深入学子FPGA的学生 很不错
CAN_IP.rar
- 这是CAN总线控制器的IP核,源码是由Verilog HDL编写的。其硬件结构与SJA1000类似,满足CAN2.0B协议。
PCA82C250.rar
- philips pca82c250 中文数据手册 CAN BUS INTERFACE IC
SJA1000.rar
- SJA1000中文手册,介绍SJA1000各寄存器作用,和验收滤波器的使用,非常适合新手!
CANcontrolerSJA1000jiyingyong.rar
- sja1000详细应用手册,对学习CAN总线的人很有帮助
09_ddr3_test.zip
- 利用vivado的MIG控制器来实现DDR3的读写
DDR3_controler.zip
- s6和k7 fpga的ddr3 ip控制器使用说明;
ddr_top.zip
- verilog语言ddr3读写程序,axi总线协议,用于ddr3读写测试
2048Mb_ddr3.rar
- 美光DDR3存储器模型,用verilog语言编写,通用模型
AXI_slave.zip
- 自己写的 AXI slave 代码,是ARM 内嵌的 总线通信
Xilinx_AXI.rar
- AXI verilog designs with testbench: AXI-lite, AXI, AXI-stream
slave.rar
- xilinx Zynq 中的AXI总线 axi slaver模块
ug480_7Series_XADC.zip
- 这是我从网上收集的资料,XADC的用户手册。在调试ZYNQ时,参考了一下,用处很大。
gpmc_fpga.tar.gz
- 已编makefile ,和测试用应用程序。交叉编译后可使用。
gpmc.zip
- GPMC模块源代码。适合初学者的FPGA学习。
fifo.zip
- FPGA的fifo与dsp的emif接口测试程序
XilinxisdisclosingthisSpecification.rar
- Xilinx is disclosing this Specification ? 第 1 章“EMIF 概述”,概述 Texas Instruments EMIF。 ? 第 2 章“Virtex-II 系列或 Spartan-3 FPGA 到 EMIF 的设计”描述将 TI TMSC6000 EMIF 连接到 Virtex?-II 系列或 Spartan?-3 FPGA 的实现。 ? 第 3 章“Virtex-4 FPGA 到 EMIF 的设计” 描述将 TI TMS320C64x EMIF 连接到 Virtex-4 FPGA 的实现。 ? 第 4 章“参考设计” 提供参考设计的目录结构和参考设计文件的链接。 ? 附录 A “Virtex-4 ISERDES 样本代码” 提供 Virtex-4 实现的样本代码列表。 ? 附录 B “EMIF 寄存器域描述” 定义 TI DSP 寄存器域。 ? 附录 C “相关参考文件” 提供相关文档的链接
收藏
: