说明：这是基于MATLAB中的stateflow的一个简单的单水箱状态机

说明：用lua实现的有限状态机，结构简单，状态自行添加，依附在人物身上即可使用。

说明：用于实现上位机与下位机之间通过RS232协议来进行通讯。

说明：这是一个洗衣机verilog程序，由状态机控制洗衣机各个状态转换，内容简单易懂。

说明：特别规范的FSM状态机模板，采用三段式描写，逻辑清晰，很好用

说明：通过状态机编写实现异步串行通信中的接收部分（波特率9600） ? 检测起始状态：输出数据为上一次所接收数据； ? 数据接收状态：输出数据仍为全‘1’，仅有该状态下dout能实时接受rx数据；（该状态持续8个clk周期） ? 发送再检测状态：储存接受的8位数据，输出仍为全‘1’；（持续2个clk周期） ? 发送完成状态：输出储存的所有数据，握手信号端输出“1”；（持续1个clk周期）

说明：本文的重点就在于，怎样利用状态机原理进行程序设计。本文会先给出普通 的、一个平面上的 FSM（有限状态机）的概念和实例，并指出其中的一些缺点， 然后引出本文的重点 HSM（层次状态机）的概念和设计方法。为了使本文既可以 作为设计方法的参考，又可以作为实现方法的参考，本文会给出 FSM 和 HSM 的 C 语言实现。

说明：AD7862状态机Verilog程序，已仿真成功。可用

说明：用quartus软件和verilog制作的交通灯，并且通过状态机的形式来实现

说明：单片机基于状态机的按键检测，使用51单片机

说明：FPGA的状态机编写方法，以及划分为两个

说明：fpga基础源发及时序仿真 包涵状态机设计思路 3-8译码器 BCD计数器 按键消抖 红外接收 RS485 收发器 SDRAM DAC ADC led1602显示模块 等基本模块程序

说明：工作流控制数据（Workflow Control Data）工作流执行服务/工作流机通过内部的工作流控制数据来辨别单个过程或活动实例的状态。这些数据由工作流执行服务/工作流机控制。用户、应用程序或其它的工作流机/工作流执行服务不能对其进行直接读写操作，它们可以通过向工作流执行服务/工作流机发送消息来获得工作流控制数据的内容。

说明：labview时间状态机，用状态模块，执行不同的要求

说明：C++下的有限状态机，使用事件机制来驱动

说明：一个matlab水冷系统的状态机例子，有信号激励（事件和值），有数值输出。

说明：用verilog状态机实现的自动售货机，是一次课程作业，参考了网上的例子进行了修改

说明：testbench示例，内含一个状态机，可以读入DAT文件，用作图像处理中数据读入测试。

说明：状态机是逻辑设计的重要内容，状态机的设计水平直接反应工程师的逻辑功底，所以许多公司的硬件和逻辑工程师面试中，状态机设计几乎是必选题目。本章在引入状态机设计思想的基础上，重点讨论如何写好状态机。

说明：状态机设计的相关介绍，如何设计三段式状态机。

说明：基于状态机思想的按键消抖模型，A chattering model of key press based on state machine

说明：MATLAB自带支持向量机函数应用，对脑电信号进行分类。实现脑电信号困倦和清醒两个状态的分类。

说明：C语言状态机，中文说明需要20个字。。。。

说明：C++下的状态机实现，含单元测试范例和使用范例

说明：ad0809转换，通过状态机实现芯片转换过程，已经编译成功

说明：状态机按键延时消抖不占用单片机资源。这个程序是是51C语言程序

说明：使用VHDL实现的有限状态机的ISE工程 ise版本14.7

说明：售货机的verilog模块设计及测试，简单状态机。

说明：一本很好的Verilog语言学习工具书，详细介绍了Verilog语言，状态机等基础知识

说明：底层基本逻辑单元实现状态机的功能，根据不同的控制位实现状态转化