说明：比较好的技术文章《基于VHDL的全数字锁相环的设计》有关键部分的源代码。

说明：一种改进的全数字锁相环设计 一种改进的全数字锁相环设计

说明：altera公司的IP core，对于初学硬件描述语言，想要利用quartus软件自带的锁相环电路库函数实现自己想要的功能有些帮助

说明：PLL-LMX2325 C程序,用于锁相环频率控制

说明：这个程序是matlab用来来对锁相环（PLL）进行仿真的，这样的选择基于多方面的考虑

说明：直接式数字锁相环频率合成器.用ELANIX公司SYSTEMVIEW运行.

说明：使用VHDL实现锁相环,是个学习VHDL的好例子,与众分享

说明：全数字锁相环ＶＨＤＬ描述并实现功能仿真，另附有图形说明

说明：这是有关锁相环的一些必用知识.希望能对大家有所帮助哈

说明：关于数字锁相环的使用，结合FM,AM的使用来说明

说明：数字锁相环程序，适合于FM、AM开发 数字锁相环程序，适合于FM、AM开发

说明：用verilog语言编写的全数字锁相环的源代码,基于fpga平台

说明：MPSK解调的关键在于载波同步和码元同步．这里采用 数字锁相环实现载波同步和码元同步。

说明：实现4阶数字锁相环，老外写的，有详细注释，如果您觉得不错，就re一下

说明：锁相环设计文档和一个可执行文件

说明：LV24000的单片机DEMO程序，用C写的，实现所有FM功能。

说明：二阶锁相环Matlab仿真代码，如入两路信号和信噪比，输出锁相以后的信号。可以仿真初始频差，和频率斜升的情况

说明：用vhdl编写的基于fpga的数字频率计程序算法

说明： 用于载波恢复的锁相环参数设计 很有用的哦,希望下载看看,对你有帮助的

说明：数字锁相环DPLL源程序，用cpld编写，展开后文件比较多，大家请耐心使用。谢谢，多多支持

说明：采用4046实现的10m以下信号的锁相环 电路图。

说明：数字锁相环DPLL实例程序，帮助理解PLL的结构和详细原理

说明：三洋锁相环IC L72130的收音搜台驱动代码，

说明：通信系统中，信号捕获和同步的数字锁相环的MATLAB仿真程序

说明：PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF

说明：锁相环程序，用MATLAB 编写，用来防真琐相环的工作过程。有学习价值

说明：用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench

说明：PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF

说明：这是我编写的计算锁相环分频数的一个工具