说明：VS2005环境开发的C#圆形电子时钟，外形设计非常逼真，窗体非常漂亮，大部分都涉及窗体操作：设置透明度、是否显示电子表边框、开启自启动、在托盘显示图标、窗体置顶、自动隐藏等，功能还有一些就不介绍了，程序编译顺利。

说明：液晶显示电子时钟 液晶显示电子时钟 液晶显示电子时钟

说明：逻辑分析仪是利用时钟从测试设备上采集和显示数字信号的仪器，最主要作用在于时序判定。由于逻辑分析仪不像示波器那样有许多电压等级，通常只显示两个电压（逻辑1和0），因此设定了参考电压后，逻辑分析仪将被测信号通过比较器进行判定，高于参考电压者为High,低于参考电压者为Low，在High与 Low之间形成数字波形。例如：一个待测信号使用200MHz采样率的逻辑分析仪，当参考电压设定为1.5V时，在测量时逻辑分析仪就会平均每5ns采取一个点，超过1.5V者为High(逻辑1)，低于1.5V者为Low（逻辑0），而后的逻辑1和0可连接成一个简单波形，工程师便可在此连续波形中找出异常错误（bug）之处。整体而言，逻辑分析仪测量被测信号时，并不会显示出电压值，只是High跟Low的差别；如果要测量电压就一定需要使用示波器。除了电压值的显示不同外，逻辑分析仪与示波器的另一个差别在于通道数量。一般的示波器只有2个通道或4个通道，而逻辑分析仪可以拥有从16个通道、32个通道、64个通道和上百个通道数不等，因此逻辑分析仪具备同时进行多通道测试的优势。

说明：这是一个我自己写的一个简单的时钟小程序 小窗口显示时间

说明：BMP 电子时钟,用delphi写的,供学习参考,欢迎下载

说明：很漂亮的一个小时钟,你一定喜欢它，真的很漂亮！

说明：51单片机时钟程序51单片机时钟程序51单片机时钟程序

说明：一个m8的多机通讯例子，也适合m16，只需要修改头文件就可以了 通讯规则: 1:时钟7.3728 MHz/波特率9600/9个数据位/奇校验/1个停止位/硬件多机通讯功能/ 2:通讯连接采用硬件MAX485,双向单工 3:每个上行/下行的数据包的字节个数都是一样的(通讯数据量) 4:每个上行/下行的数据包都采用CRC8校验 5:数据接收采用中断+查询的方式 6:总是由主机向从机发送一个数据包,从机收到数据包后向主机回复一个数据包 7:不管是主机还是从机,如果收到的数据包有任何错误,都将丢弃该数据包,等效于没有接收 8:从机之间不能相互通讯,必须通过主机才能交换数据 9:无效地址是0,主机地址是1,从机地址是2.3.4......广播地址是255

说明：时钟显示，时间校准，文字说明，精确时钟，怎么还有啊

说明：仿Vista的按钮的一款时钟控件,可半透明显示

说明：时钟失效监测器，选择外部时钟源作为系统时钟

说明：VC++使用GDI控制png图片半透明制作漂亮时钟，GDI库经源码爱好者打包，现在可以在VC6下顺利编译了，不管是作为一个使用PNG图片制作半透明窗体的实例，也可以把它当作一个漂亮的时钟，从运行界面来看，你第一眼一定会感觉吃惊。

说明：12星座时钟,附有多个时钟皮肤，着实是一个漂亮的桌面醒目时钟。

说明：FPGA设计中几个基本问题的分析及解决 多时钟系统，时钟设计，时钟歪斜，门控时钟，毛刺信号及其消除，FPGA中的延时设计，FPGA设计应注意的其它问题

说明：AVR128单片机开发原码,功能包括双串口通信,定时器使用,DS1302时钟,内部存储等功能

说明：VC++使用GDI控制png图片半透明制作漂亮时钟，GDI库经打包，现在可以在VC6下顺利编译了，不管是作为一个使用PNG图片制作半透明窗体的实例，也可以把它当作一个漂亮的时钟，从运行界面来看，你第一眼一定会感觉吃惊

说明：1602LCD液晶模块+DS1302实时时钟单片机试验程序

说明：atmega48控制时钟芯片ds12887,获取时钟,时钟可调节,可定时.

说明：单片机时钟电路单片机时钟电路单片机时钟电路Single-chip clock circuit

说明：LED时钟,代码简洁，面板底色黑色，数字颜色为荧光绿。

说明：基于VC++环境应用GDI绘图制作一个指针时钟

说明：C# 时钟 简洁 方便一般初学者看。。C# 时钟 简洁 方便一般初学者看。。

说明：verilog 语言写的分频模块，实现用50Mhz的时钟频率分出1hz的频率，也就是一秒的频率

说明：万年历，包括时钟芯片ds12c887，ds18b20 nokia5110，AT89S52单片机

说明：带指针的电子时钟，并且有皮肤更换功能，并且到整点或半点时可用有报时功能。

说明：很好看的桌面时钟，基于VB技术，显示当前日期和时间，以及今天是星期几，有兴趣的可以继续扩展功能。

说明：51单片机实现的温湿度采集监控，日历时钟，12864显示，包括调时，温湿度超标报警 开发环境：keil

说明：设置时钟界面并具有日期功能，而且具有走马状态

说明：VHDL语言描述，时钟分频,给定CPLD试验板系统时钟设置50M，但由于本作品的需要，我们将系统时钟经过20分频得到DS18B20所需的工作时钟，大约为1.25M。

说明：时钟计算器 时钟计算器 时钟计算器 时钟计算器