说明：8051forxilinx ip core

说明：基于VHDL的8255可编程并行接口电路设计

说明：本文档开发环境为vivado软件，描述了ddr3 IP core的生成过程，亲测可行。

说明：以设计双端口RAM为例说明QuartusII中利用免费IP核的设计的详细教程

说明：HDMI TI81xx, TI38xx, TI OMAP4 etc IP driver Library.

说明：sata 的ip 核，非常有用，希望对大家有帮助

说明：The Xilinx Video Scaler LogiCORE™ IP is an optimized hardware block that converts an input color image of one size to an output image of a different size. This highly configurable core supports in-system programmability on a frame basis. System design is made easier through support of both streaming-video and frame buffer-based interfaces. This core is designed to connect via an AXI4-Lite interface.

说明：XAUI IP core for 10 GB ethernet or similar

说明：DDR2/3控制器的IP核及详细说明文档

说明：quartus 12 的license，包括很多的ip核，杠杠的

说明：Altera的SDRAM IP核代码，支持源码创作

说明：使用vhdl 语言在fpga环境下实现ram ip core

说明：ARM Verilog HDL IP CORE， ARM IP核，采用verilog编写

说明：ALTRA官方提供的SDRAM的控制内核，VHDL和VERILOG版本都有，希望对大家有用

说明：ARM处理器的IP核，用verilog编写的，对处理器和相关的CPU架构知识有很大帮助。

说明：用verilog实现了PIC10系列单片机的IP核，文件夹中有完整的代码和文档，有一个readme.txt文件对文件夹中的文件进行了说明，代码基本来自一篇国外的文章《A Microchip PIC-Compatible RISC CPU IP Core Design and Verilog Implementation》，对一部分进行了改进，主要包括对原文中有一些不可综合的@（posedge clk）语句的改写，使其能通过quartus的编译和综合，并且对跳转部分增加了比较多的注释，这篇文章写得非常好，感谢这篇文章的作者John Gulbrandsen先生，这篇文章让我学到了很多

说明：fpga开发IP核的资料，值得一看，不错的资料

说明：串口的FPGA VHDL的IP核 可以直接调用使用 UART，支持RS232等

说明：SOC设计与IP核重用技术 SOC design and IP core reuse

说明：SHA-1 SHA-256散列算法IP CORE，非常实用

说明： AES算法分析及其IP核体系结构设计（包括设计过程及代码）

说明：UDP IP core with source code

说明：intel 8086 cpu IP core.

说明：中文摘要 正交频分复用（ OFDM ， Orthogonal Frequency Division Multiplexing）是当前一种非常热门的通信技术。它即可以被看作是一种 调制技术，也可以被看作是一种复用技术。由于它具有抗多径衰落和频谱 利用率高的特点，因此被广泛应用于高速数字通信领域，比如应用于IEEE 802.11a无线局域网（WLAN）的物理层等等。 我的毕业设计的核心任务是：采用 FPGA 来实现一个基于OFDM 技术 的通信系统中的基带数据处理部分，即调制解调器。其中发射部分的调制 器包括：信道编码（Reed-Solomon 编码），交织，星座映射，FFT和插 入循环前缀等模块。我另外制作了相应的解调器，可以实现上述功能的逆 变换。 另外，我还对OFDM技术， IEEE 802.11a的标准文献，基于Simulink 的 OFDM 模型和仿真，ALTERA 公司的技术和 IP Core 的使用等方面进 行了研究。这些在文章中都有体现。

说明：Quartus中fft ip core的使用一点心得，希望对大家有所帮助。

说明：一些FPGA上用的到的IP核,种类非常全,开发小的ASIC基本上够用了

说明：Quartus IP核的使用方法和处理方法，里面介绍的很详细讲的是IP核的的设计方法。

说明：IP CORE ：FFT模块使用方法，内含源代码，希望对大家有帮助。

说明：以太网10-100M IP核Verilog源码，可综合

说明：ARM Verilog HDL IP CORE