fixed_point_arithmetic.rar - 该项目启动以便在verilog中创建定点（Q格式）算术模块,2017-02-21 15:14:48,下载4次
cavlc-decode.rar - 兼容ITU-T H.264（05/2003），但它不计算nC和存储TotalCoeff，
你需要在这个核心之外添加一个nc_decoder,2017-02-21 15:10:00,下载1次
fast_antilog_latest.tar.gz - 运行速度不如我的日志代码：166MHz，对于日志的250MHz。 注册输入会带来。 采取与日志相同的资源。,2017-02-21 14:08:58,下载3次
CRC-generator.rar - 提出了一种32位并行和高度流水线的循环冗余码（CRC）发生器。 该设计可以处理5个不同的通道，每个输入速率为2Gbps（总输出吞吐量为5x4Gbps）。
生成的CRC与32位以太网标准兼容。 该电路已经在0.35Micron标准CMOS工艺中使用标准单元实现，其使用Galois Fields的特性，并且被认为是“自由的”IP。,2017-02-21 13:58:14,下载4次
graphicallcd_latest.tar.gz - 这个核心用于向图形LCD提供符合叉骨的接口。 目前它支持基于KS0108B控制器的Crystalfontz CFAG12864系列。
,2017-02-21 13:50:34,下载1次
spi_verilog_master_slave_latest.tar.gz - 该项目从需要具有强大而简单的以VHDL编写的SPI接口核心开始，用于通用的FPGA到设备接口。
所产生的内核产生小而高效的电路，从非常慢的SPI时钟到超过50MHz的SPI时钟。,2017-02-21 13:46:32,下载17次
cordic_latest.tar.gz - CORDIC算法是对许多数学函数的一种迭代算法，如三角函数、双曲函数和平面旋转。,2017-02-16 16:18:24,下载5次
can_latest.tar.gz - 控制器局域网或CAN是一个控制网络协议
博世在工业自动化和工业自动化中得到了广泛的应用
汽车行业。
大多数的专利可以由博世拥有，虽然有
没有限制在开发一个开源IP但可以为任何
从博世商用许可协议是一个不可或缺的先决条件。
尺寸大约12K门（930触发器）。,2017-02-16 16:16:37,下载2次
uart16550_latest.tar.gz - UART16550是16550兼容的UART核心（主要）。
总线接口是WISHBONE SoC总线启。B.
所有功能的标准选择16550 UART：FIFO的基础操作，要求和其他中断。
数据表可以下载从CVS树随着源代码,2017-02-16 16:15:04,下载6次
waveform_gen_latest.tar.gz - 这个核心是一个向前的实现数控振荡器（NCO）-也被称为直接数字频率合成器（DDS）。除了生成标准的正弦/余弦输出波形，它也产生平方和锯齿用很少的额外资源输出。,2017-02-16 16:13:03,下载4次
reed_solomon_decoder.tar.gz - lastest reed_solomon_decoder core from opencores.org,2012-04-24 11:35:38,下载9次
udp_ip_stack_latest.tar.gz - UDP-IP stack with verilog hdl language
from opnecores.org,2012-04-24 11:34:10,下载100次
sdcard_mass_storage_controller.tar.gz - latest sdcard_mass_storage_controller core
from opencores.org wishbone bus,2012-04-24 11:32:33,下载6次
ethernet_tri_mode_latest[1].tar.gz - ethernet_tri_mode from opencores.org
inlcude rtl and testbench ,2012-04-24 11:20:57,下载5次
uart16750_latest[1].tar.gz - uart 16750 core discripe with VHDL language ,2012-04-24 11:15:05,下载2次
CIC.rar - 本文讲解CIC数字滤波器的设计,对设计者有很大的帮助,2008-02-28 16:21:21,下载78次
biquad.rar - 本文主要介绍了IIR数字滤波器的设计与实现,2008-02-28 16:19:08,下载67次
cf_fp_mul.rar - 浮点型的乘法器,采用VHDL语言描述浮点型的乘法器,文中包含测试文件,2008-02-28 15:48:13,下载82次
dividers.tar.gz - 无符号类型的除法器,有VHDL语言描述了无符号的除法器,包括测试文件,2008-02-28 15:42:17,下载34次
cordic.rar - 这是实现cordic算法的一些源程序，各文件的说明可以参见文件内部注释。,2008-02-28 15:22:25,下载86次