seq_gen.zip - matlab编写的伪随机序列发生器，包括小m序列、大M序列，gold序列,2012-07-11 16:04:36,下载49次
agc.zip - 无线通信中接收侧自动增益控制模块的vhdl代码实现,2012-07-11 15:55:33,下载106次
m_seq.zip - 用VHDL代码编写的m序列发生器，包含发生器和测试用例模块,2012-07-11 15:42:09,下载5次
prbs.zip - 高速并行数据伪随机化模块，包括发送侧的随机化和接收侧的去随机化，以及测试模块,2012-07-11 15:34:32,下载104次
crc_tool.zip - 用c编写的自动生成并行crc处理的verilog代码的工具,2012-07-11 15:24:48,下载28次