start_lab4.zip - 用Verilog设计一个时间基准电路和带使能的多周期计数器，并在此基础是设计一个简单的秒表0.0-10.0计数,2014-12-05 13:39:10,下载1次
voice-signal-processing.zip - 用matlab读取一个语音信号，对其进行变调，回音灯各种处理的设计报告，含代码与仿真图,2014-12-05 13:35:13,下载12次
lab1_multicycle_dds.zip - 生成一个多周期直接信号数字合成器的Verilog代码，已在matlab中测试生成信号的频谱纯度符号要求,2014-12-05 13:28:05,下载4次
TB_IMGVITDEC.zip - 对图像加入白噪声干扰，用维特比译码进行去扰，分别用硬判决和软判决，显示出的图像可以看出不同的效果,2014-12-05 13:24:51,下载4次
bits2img.zip - 将处理过的二进制比特流写入图像，保存显示 ,2014-12-05 13:21:33,下载10次
img2bits.zip - 读取图像变换成二进制码流的matlab代码,2014-12-05 13:19:41,下载37次