dddddddd.zip - VerilogHDL秒表源程序，精确到0.01s，数码管6位显示。开发软件ISE14.7.,2017-05-31 18:19:59,下载1次
kebianjishuqi.zip - Verilg HDL语言编写实现进制计数器切换，包括模9、模6、模4、和模8加法计数器，通过按键输入，消抖，数码管显示。开发环境：ISE14.7,2017-05-27 14:17:19,下载2次
paomadeng.zip - VerilogHDL实现跑马灯源码，开发环境：ISE14.7.板子测试Spartan3E ,2017-05-27 14:13:42,下载3次
pinglvji.zip - Verilog HDL 实现频率计，数码管显示1~9999Hz
开发环境ISE14.7,2017-05-24 11:59:13,下载3次
shiyan2.zip - Verilog HDL实现十进制计数器,FPGA ISE开发环境,2017-05-24 11:56:58,下载2次