联合开发网
首页
搜索
登录
注册
上传
管理
搜索
留言
Pudn.com
> 用户
BIGBANGi
发消息
关注(
0
)
dtw
speech recognition
pnn
cpu设计
fftverilog
APB_UART
并行乘法器
matlab
语音识别
uart
ANN语音识别
FFT的Verilog实现
fdc2214
贪吃蛇设计
cortex-m3 soc
积分
:233
上传文件
:2
下载次数
:61
注册日期
:2018-07-01 23:15:53
上传列表
:
speech recognition with DTW.rar
- 基于DTW算法实现孤立数字及连续数字语句的识别,识别率还可以(内含语音数据集),2019-05-17 15:27:28,下载15次
uart.rar
- 实现uart接收器与发射器的设计,并在modelsim上面进行仿真,2018-07-01 23:22:21,下载1次
近期下载
:
makefile.rar
- VCS makefile simulation script
04-testcase_top_Makefile.rar
- ahb_sramc的testcases top文件 编译通过
PRBS_TUTORIAL.zip
- 该文档是学习PRBS的好资料,值得去看一看。
prbs_16.zip
- PRBS计算原代码;PRBS的验证就是PRBS的产生的反过程,具体方法是Transceiver接收端首先将收到的数据寄存一拍(并行数据),将寄存的数据进行PRBS编码,编码后的数据与最新接收到的数据进行比较,如果一致则表示PRBS校验正确。
PRBS.zip
- PRBS - Generator and Receiver
PRBS.rar
- 代码是伪随机数生成和检测的模块,用于通信行业的FPGA编程。包括VHDL和Verilog两种语言的版本。用于做接口测试。
prbs.rar
- verilog 格式的prbs数据。可以用于对发射机和接收机的误码率的测试
spi_sign_tap2.zip
- 实现了SPI主设备的功能 CPOL=1 CPHA=1,同时包含了PRBS9的数据生成模块,也可以切换为发送固定的数
ppm.zip
- ppm画椭圆函数,支持输入圆心坐标和长短轴长度,生成ppm文件,。
DrawLine--.rar
- 用vc实现的像素方式画直线,自己编的,调试通过,像素也被显示
cpu_2013.zip
- 简化的16位的cpu的设计,有缓冲器,指令存储器,数据存储器等基本模块组成
RISC-V.zip
- 本文提供了一个基于RISC-V指令集的处理器核源代码,支持RV32IMAC指令集,两级流水,单发射顺序处理器,对学习RISC-V会有所帮助。
alu.zip
- 32位alu模块实现加减法、逻辑运算、移位、比较和置高位立即数等功能。verilog实现。
ALU.rar
- 采用组合逻辑设计的32bit位宽算数运算单元ALU,使用该模块完成斐波那契数列运算进行测试
Modelsim-System-verilog-calls-DPI.rar
- 本文给出了在Modelsim开发环境下,如何在systemverilog中利用DPI调用C函数的具体方法。
收藏
: