上传列表：

dvhawq.rar - Models UWB TX and RX using BPSK fifth derivative MATLAB Rele,2019-03-26 18:33:03,下载0次
fumber.rar - MIMO差分检测的代码,用此检测接收端不需要信道信息,,2019-03-26 18:27:50,下载1次

近期下载：

Final_final_test.rar - 五级流水CPU设计 流水线是数字系统中一种提高系统稳定性和工作速度的方法，广泛应用于高档CPU的架构中。根据MIPS处理器的特点，将整体的处理过程分为取指令（IF）、指令译码（ID）、执行（EX）、存储器访问（MEM）和寄存器会写（WB）五级，对应多周期的五个处理阶段。一个指令的执行需要5个时钟周期，每个时钟周期的上升沿来临时，此指令所代表的一系列数据和控制信息将转移到下一级处理。
CPU.rar - 使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG，一个堆栈寄存器STACK。存储器寻址粒度为字节。数据存储以32位字对准。采用32位定长指令格式，采用Load/Store结构，ALU指令采用三地址格式。支持有符号和无符号整数加、减、乘、除运算，并支持浮点数加、减、乘、除四种运算，支持与、或、异或、非4种逻辑运算，支持逻辑左移、逻辑右移、算术右移、循环右移4种移位运算，支持Load/Store操作，支持地址/立即数加载操作，支持无条件转移和为0转移、非0转移、无符号>转移、无符号<转移、有符号>转移、有符号<转移等条件转移。
PipelineCPU.zip - 五级流水线CPU，包含常用指令，可正常运行
CPU.rar - 五级流水线.期末的project,写了很详细的注释，应该能看得懂了吧。
5_lined_cpu.rar - 简单5级流水线CPU的verilog逻辑设计
MIPS五级流水线模拟程序.rar - MIPS五级流水线模拟程序，能执行简单的MIPS指令，模拟流水线状态及寄存器结果，实现cpu流水的概念

收藏：