说明：老外的一本绝版好书，有钱买不到的东西哦，收藏起来吧

说明：This is what I found on internet, it s a simulink program from different kinds of PLL

说明：What I found on Internet, it s a matlab program for phase-locked loop

说明：基于Verilog的数字锁相环。包括三个模块，数字鉴相器DPD、数字环路滤波器DLF、数控振荡器 DCO三部分构成

说明：从别的地方下载的一个源文件，PLL希望能帮到你

说明：一个不错的PLL matlab simulink 仿真，希望能帮到你

说明：很好的一个PLL matlab 模拟软件，希望能帮到你

说明：用matlab模拟仿真锁相环，一个很好的程序，希望能帮到你

说明：本调频收音机主要由FM/AM收音机芯片CXA1019、PLL且频率合成器BU2614和单片机AT98C51组成。收音机以单片机AT98C51为控制核心, 实现全频搜索、指定频率范围搜索和手动搜索电台 本收音机还使用了数字电位器(X9511)控制音量。采用液晶显示器显示载频和时钟等信息, 大幅度降低了系统的功耗。整机实现3V 电源工作, 采用E2PROM(AT24C04)存储电台, 还增加了立体声解码功能。

说明：Phase locked loop(PLL) Verilog HDL code

说明：电压闭环控制逆变器外加一个锁相环控制，不错的示例

说明：quartusII环境下用Verilog语言的数字锁相环的实现。

说明：Analysis and design a PLL

说明：matlab-simulink的锁相环模型

说明：锁相环的MATLAB/SIMULINK仿真

说明：Delta_Sigma调制 锁相频率合成器的设计与实现

说明：一篇介绍的比较详细的关于锁相环噪声与环路带宽的文档

说明：phase lock loop method

说明：C8051F120的串口通信，有命令格式，有超时检测，有校验和功能，使用了PLL提升了系统频率。经过测试。有端口和使用说明文件，工程文件完整，移植方便。使用下面的功能：UART RS232 PLL GPIO Timer

说明：STM32时钟学习笔记(2010-01-27 09:23:15)转载标签：杂谈 分类：嵌入式 在STM32中，有五个时钟源，为HSI、HSE、LSI、LSE、PLL。 ①、HSI是高速内部时钟 8M，RC振荡器，频率为8MHz。 ②、HSE是高速外部时钟，可接石英/陶瓷谐振器，或者接 外部时钟源，频率范围为4MHz~16MHz。 ③、LSI是低速内部时钟，RC振荡器，频率为40kHz。 ④、LSE是低速外部时钟，接频率为32.768kHz的石英晶体。 ⑤、PLL为锁相环倍频输出，其时钟输入源可选择为HSI/2、 HSE或者HSE/2。倍频可选择为2~16倍，但是其输出频率最 大不得超过72MHz。

说明：KEIL PLL WIZARD_Calculator FOR PLL Cofficients

说明：the code specifies how to model a pll using vhdl code

说明：锁相环simulink源码,难得的好代码，不要错过！

说明：本文讲述锁相环的工作原理，锁相环路实际上是一个相差自动调节系统。

说明：AVR Bascom Fujitsu pll control

说明：基于VHDL的全数字锁相环的设计与实现，quartusII的仿真程序。

说明：nrzi viterbi with snr 2 , 4 ,6, 8 dB and calculating BER

说明：高动态给载波的跟踪带来了很大的困难,本文研究采用锁频环( FLL) 和锁相环( PLL) 相结合的方法来实现 载波跟踪

说明：基于PSIM的锁相环_PLL_仿真模型设计PSIM-based simulation model of the design of PLL _PLL_