说明：Sample PLL 3rd order Code

说明：一个基于FPGA的设计，使用锁相环，可以输出多个不同频率的时钟

说明：The code demonstrates using interrupts to read data sent by EM4095 chip. Clock is read using interupt on pin RB1 and data is read using interupt pin RB0 Upon correct identification of the card, results are displayed via USART. * Test configuration MCU P18F4520 Dev.Board EasyPIC5 Oscillator HS-PLL, 32.0000 MHz Ext. Modules mE RFid Reader Board SW mikroC v8.1

说明：9S12XEP100的CAN,串口，实时时钟，PLL设置等代码，适合初学者参考。

说明：基于FPGa实现一个数字锁相环，实现时钟恢复，具有较好的通用性。

说明：analogique simulation matlab de pll

说明：pll simulation in matlab

说明：Digital PLL design, all technic how to develope eficiency digital locked loop. All descriptions in English in details and examples

说明：Digital PLL design, all technic how to develope eficiency digital locked loop. All descriptions in English in details and examples

说明：锁相环的一些MATLAB的仿真程序,下载了看看,觉得蛮有用,顺便用来下载东西用

说明：simulink自制锁相环。。。。。包括一些简洁结构

说明：4位自动换挡数字频率计设计 1、 由一个4位十进制数码管（含小数点）显示结果； 2、 测量范围为1Hz~9999KHz； 3、 能自动根据7位十进制的结果，自动选择有效数据的高4位进行动态显示（即量程自动转换），小数点表示是千位，即KHz； 4、 为检测设计正确与否，应将时钟通过PLL和手控分频器产生宽范围的多个频率来测试自动换档频率计功能。

说明：基于DSP BF-535实验板,实现通过四个按钮改变系统时钟的功能

说明：锁相环文件，经过了仿真验证，希望大家相互学习啊！

说明：PLL的simulink仿真模型，希望能有用，谢谢大家

说明：传统的数字锁相环系统是希望通过采用具有低通特性的环路滤波器，获得稳定的振荡控制数据由于数字电子技术的迅速发展，尤其是数字计算和信号处理技术在多媒体、自动化、仪器仪表、通讯等领域的广泛应用，用数字电路处理模拟信号的情况日益普遍。所以模拟信号数字化是信息技术的发展趋势，而数字锁相环在其中扮演着重要角色。

说明：该程序实现了飞利浦嵌入式处理器LPC23XX的PLL设置具体程序例子，对工业控制是很好的参考。

说明：锁相环PLL原理与应用入门教程，很经典，值得一看

说明：锁相环的设计方法介绍（PLL），可作为设计的参考。

说明：matlab中锁相环（PLL）的仿真...功能完好

说明：it is the good book for pll designing 《PROGRAMMABLE 3-PLL CLOCK SYNTHESIZERMULTIPLIERDIVIDER》

说明：\Keil_ARM 基础实验Examples 锁相环 程序 实例

说明：仿真锁相环 及锁相环的MATLAB代码

说明：锁相电路是相位锁定环(Phase Locked Loop)的简称，主要由鉴相器、环路滤波、压控振荡器成 。主要是要掌握LabVIEW图形化编程特点，

说明：DPLL由 鉴相器、 模K加减计数器、脉冲加减电路、同步建立侦察电路、模N分频器构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍)为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低.

说明：用Verilog语言编写锁相环（PLL）的经典文章，很实用！

说明：FPGA PLL 分析，包括时序分析等等。。。。。。。。。

说明：该程序用matlab实现求两直线的交点，显示直线和交点坐标。

说明：分享一个PLL的pscad程序，用pscad自己实现的