说明：PHASE LOCKED LOOP WITH DQ FORM

说明：fpga的pll锁相设计，altera器件EP1s25的选用、设计

说明：fpga的pll锁相设计，altera器件EP1s25的选用、设计

说明：基于FPGA的DDS设计，本程序采用verilog HDL语言编写，使用DDS+Pll倍频

说明：主要用与可再生能源的电路拓扑 此拓扑pll的

说明：用VHDL和matlab编写的数字锁相环电路。

说明：This tutorial starts with a simple conceptual model of an analog Phase-Locked Loop (PLL). Through elaboration it ends at a model of an all digital and fixed-point phase-locked loop. The final model can serve a starting point for code generation (both ANSI C or synthesizable HDL). The step-wise elaboration of the model illustrates how Simulink® forms the basis a model-based design where continuous verification of the model reduces errors.

说明：This m_file uses a PLL to demodulate an FM modulated carrier

说明：EP2C8 PLL例化的例子,给不会的人做个参考.专门写的一个.呵呵.不过是Verilog的.

说明：频合锁相环LMX2326与单片机接口代码

说明：锁相环是一种反馈电路，其作用是使得电路上的时钟和某一外部时钟的相位同步。PLL通过比较外部信号的相位和由压控晶振（VCXO）的相位来实现同步的，在比较的过程中，锁相环电路会不断根据外部信号的相位来调整本地晶振的时钟相位，直到两个信号的相位同步。

说明：A Matlab script to simulate a Phase-Locked Loop (PLL). This is a type II PLL ie it has two integrators (one of these is the VCO itself). It is simulated with an FM (frequency modulation) input. The output is the demodulated baseband signal

说明：一个实现任意倍频的，输入参考频率未知的pll，已综合实现

说明：模拟电路设计中PLL（锁相环）设计的经典之作最新版。

说明：采用集成化（包括VCO PLL LPF）的锁相环进行点频信号发生的的源代码

说明：PPL讲义，关于鉴相器方面的技术资料，对于用单片机编程有好处。

说明：Programs for the book of Phase Locked Loop :design simulation and applications

说明：设计的软件锁相环的例子，自己写的，根据原理编的

说明：AVR控制ADF4113，设置频率，步进1MHz

说明：pll programs for 2nd , 3rd 4th order

说明：包括了对不同通信系统的simulink仿真，如AM, DSB-SC, FM, PLL, Data Acquistion, Digital Data Transmission, PCM and Delta Modulation。通过这些可以帮助用户对通信仿真有更深的理解。

说明：PLL simulation (intermediate frequency domain)

说明：PLL simulation in simulink

说明：是quartus2的仿真倍频电路，用于产生倍频时钟！

说明：简单的模拟锁相环仿真，基于simulink平台使本地震荡频率跟上接收到得频率

说明：基于matlab中simulink的频率合成器的设计，主要结构包括鉴相器，低通滤波器，压控振荡器

说明：another phase locked example for matlab

说明：a pll example in matlab