说明：Ti DSP Phase-Locked Loop (PLL) Dev

说明：EP4CE15F23C8N PLL测试例程

说明：二阶锁相环 matlab实现 QPSK BPSK

说明：quartus Ⅱ 13.1中宏模块生成的pll锁相环，一起探讨啊

说明：基于Matlab/Simulink实现基于二阶广义积分的锁相环

说明：pll产生10khz方波 Verilog

说明：双广义二阶积分锁相系统，提取正序锁相，效果好

说明：Easyarm2103 PLL Exampl;e

说明：基于dq坐标系下搭建了系统的锁相环系统PLL，仿真结果非常好！

说明：PLL锁相，基于二阶广义积分，可用于电压检测

说明：easy pll,很好的PLL(锁相环设计工具)!

说明：Verilog的PLL运用，ip核的使用教程，基于xilinx的ISE

说明：Digital phase locked loop clock

说明：A FM demodulator implement by CD4046 PLL

说明：1、资料包含二阶环路设计简要说明，Matlab程序，Matlab程序模拟FPGA工作方式，对各变量进行了量化处理 2、资料包含使用Vivado2015.4.2版本的工程文件，可直接运行查看仿真结果 3、参考资料为杜勇老师的《锁相环技术原理及其FPGA实现》

说明：CMOS 锁相环合成器的分析与设计Keliu Shu Edgar Sánchez-Sinencio

说明：主要是针对一种单级逆变器的单相并网仿真，其中包括MPPT功能。

说明：这是一个PLL的仿真，matlab语言，感兴趣的可以看看

说明：a fpga pll test file

说明：基于ALTERA芯片来驱动IP核pll锁相环产生时钟

说明：3bDSM for PLL，which can achieve fractional divider ratio

说明：cppsim应用于PLL的建模手册，与cppsim软件配套使用

说明：matlab code to find the function call.

说明：锁相环例程，锁相环测试相关，输出四个不同频率的波形

说明：广义积分器锁相环仿真 中间很多问题 还不会改 以后有空再改

说明：PLL锁相环的仿真，自己搭建的模型，可以有效实现相位的跟踪。

说明：本次的设计主要任务是学会调用锁相环 IP 核，并对其进行仿真， 具体要求如下：（1）熟练掌握调用锁相环 IP 核的详细步骤。将 50M 的时钟分成 20MHz 和 100MHz 两个时钟（2）对锁相环进行仿真，验证 调用的锁相环的正确性。

说明：基于51单片机的锁相环频率合成器的设计。使用PLL集成芯片CD4046，可编程分频芯片CD4522（同MC14522），使用LCD1602显示，频率由按键输入。标准输入信号为1khz方波。

说明：实现了lpc2103单片机的pll功能，通过查询方式与中断方式实现

说明：采用spll控制结构，simulink 仿真结果正确 dq变换