说明：dds9834通信控制,配i和FPGA控制和pll可以得到频率的捷变

说明：锁相环环路配置，用于迅太的产品，环路数值计算精准。

说明：基于Xilinx的Artix7实现PLL。

说明：PLL CONFIGURATION USING FPGA

说明：方法能够自动地约束 PLL 的输入和输出时钟。ALTPLL megafunction 中指定的所有 PLL 参数都用于约束 PLL 的输入和输出时钟。

说明：pll的matlab仿真模型，完整，可以使用

说明：PLL,实现锁相环的功能，这是前面部分的情况，后面仿真可以用到！

说明：this is pll for verilog

说明：Good source to design PLLs.

说明：基于matlab的数字pll实现，鉴相器，滤波器以及压控震荡器组成，具备良好的锁相功能，适合入门学习

说明：用FPGA实现锁相环分频，将基准时钟频率通过PLL核分频生成多种时钟生成。

说明：pll 动态从配置锁相环时钟输出，为官网demo

说明：封装的matlab程序，实现数字锁相环的功能函数

说明：pll for mtlab/simulink

说明：三相锁相环，应用于电力电子控制，锁相相位角用于3/2变换等

说明：使用PLL对GPS接收机所捕获的信号进行跟踪

说明：描述： 单相锁相环仿真模型，适用于想了解PLL的同学。

说明：使用verilog 硬件描述语言编写的PLL调用程序，希望对大家有帮助！

说明：锁相环IP核的使用，包括详细的配置，适合学习使用；

说明：已验证好的ADF4106驱动程序，给开发调试PLL的作参考

说明：单片机驱动4350，产生射频信号，利于二次开发和编程，直接编译下载

说明：Phase Locked Loop Lab Experiment

说明：xilinx spant6 PLL分频，生成4个不同频率的时钟，实现LED闪烁。

说明：VHDL How to use PLL-IP core microsemi project

说明：这是Microsoft Office 的Exel样式的计算软件。用这软件来很容易算出dsPIC33F单片机的PLL频率。

说明：3阶电荷泵PLL的系统参数设计，以及系统响应特性验证

说明：PLL模块点频输出，可产生35Mhz~120Mhz稳定正弦信号

说明：该算法是介绍三相软件锁相环源代码，通过C编写

说明：原边反馈反激变换器开环verilog代码

说明：PLL of TI 5509 derived in code compser