说明：模拟锁定电网角度，参考价值还是不错的，证实可用。

说明：PList matlab app is an app to creat a plist in matlab

说明：xilinx pll 例程示范，完整的一个PLL例程，并有工程文件

说明：锁相环模块的相关驱动级一个实际应用的例子和相关的文档

说明：用51单片机控制锁相环PLL输出不同频率的正弦信号

说明：pll锁相环simulink模型，通俗易懂，可以实现的模型

说明：ADF4002源码，c语言编写 ，spi接口，输出稳定的正弦波

说明：描述了利用spartan6系列FPGA，实现PLL锁相环的功能代码

说明：CD4046 PLL Test circuits

说明：全数字锁相环的verilog源代码，包括鉴相器，K变摸可逆计数器，加减脉冲器和N分频器。已经仿真实现。

说明：PLL锁相环仿真文件，附带解释，完美实现

说明：Analysis of work digital pll

说明：C++ programm. Digital pll.

说明：一款功能强大的PLL芯片ADF 4351，该压缩包里面包含了完整的芯片驱动程序，供大家参考。

说明：dsp2812官方例程，全部外设都有，SPI，SCI，PWM，定时器，PLL锁相环，亲测，直接能用

说明：利用MATLAB Simulink內建Model，模擬一階鎖相迴路系統

说明：PLL CODE 3 CLOCK DOMAIN

说明：利用PID控制策略来实现高精度锁相环，但并没有运用现成PID插件，以方便用户修改。

说明：逆变器基于锁相环的PI并网控制(含谐波分量的误差)

说明：基于ISE软件调用 Xilinx 提供的 PLL 核来产生不同频率的时钟, 并把其中的一个时钟输出到 FPGA 外部 IO 上。

说明：以PID控制实现的Phase detector_Loop Filter_VCO

说明：PLL的模型，包括连续型与离散型。包括分数分频，双模式，SERDES时钟恢复。

说明：三相锁相环 PLL 基于s-function builder模块编写 经测试可用 整流逆变均可用

说明：快速锁定，集成VCO，小数分频PLL，宽频带，细不进，超低相位噪声及杂散、谐波抑制性高

说明：基于matlab 2010rb采用M语言，编程实现costas环，在主界面输入相关参数，即可仿真通过，并计算得出结果。

说明：采用matlab对FLL辅助PLL的载波跟踪进行仿真

说明：采用二阶换仿真锁相环的matlab代码，仿真结果ok，频偏200kHz.

说明：锁相环仿真，有三个独立的文件，输入信号都是FM信号

说明：基于SOGI（2阶广义积分器）的单相锁相环simulink仿真，参考《光伏与风力发电系统并网变换器》周克亮译 71页

说明：　Hittite公司以创新的设计使得其PLL产品性能优异，在相位噪声，杂散方面有着卓越表现，其芯片的高集成度使得外围电路简单，设计方便。所以随着电子技术的发展，对频率源的相位噪声性能要求越来越高，Hittite的低相位噪声PLL，在物理、天文、无线电通信、雷达、航空、航天以及精密计量、仪器、仪表等各种领域里都将大有用武之地。