说明：四个版本的MIPS 32位在Verilog中使用Vivado实现，可用于模拟和Nexys4 DDR板

说明：MIPS流水线CPU，，

说明：基于Verilog实现的三个MIPS架构CPU项目,按顺序实现了单周期,多周期以及基于多周期的微系统. Three Verilog-based MIPS CPU projects, simulate pipelined cpu bas...

说明：2020-21-II学期作业提交坎普尔理工学院CS220课程

说明：32位多周期CPU的Verilog实现

说明：MIPS32组件，MIPS32程序集中的排序示例，CS-F342-计算机-体系结构实验室

说明：32位MIPS处理器使用Altera Quartus II和Verilog。

说明：经典的5级流水线MIPS 32位处理器。用失速解决每一个危险

说明：支持 45 条 MIPS 指令的单周期处理器 -- 计算机组成原理实验 NUAA Spring 2017

说明：Verilog中的5级流水线MIPS CPU实现。

说明：由MaxXing和USTB NSCSCC团队提供的天王星MIPS处理器

说明：Исадные

说明：YARI是一款高性能开源FPGA软核RISC实现，与MIPS I二进制兼容...

说明：5级流水线MIPS-32处理器

说明：一种在Verilog中实现的MIPS CPU

说明：Na-ve MIPS32 SoC实现

说明：用于ARM、ARM64（ARMv8）、BPF、以太坊VM、M68K、M680X、Mips、MOS65XX、PPC的Capstone反汇编框架...

说明：aisem，一个将MIPS汇编代码转换为机器代码的网络应用程序

说明：Tengine，Tengine是一款用于嵌入式设备的精简、高性能、模块化推理引擎

说明：longue vue，longue vue是一个可以通过互联网危害NETGEAR DGND3700v2设备的攻击链，

说明：官方提供的mips 指令集说明文档，绝对官方， 有价值的参考文档

说明：用verilog编写的5级流水mips处理器，简单实现10条mips指令

说明：CPU为五级静态流水线，接口为AXI协议，带8KB数据Cache与8kB指令Cache。实现的指令包括除4条非对齐指令外的所有MIPS Ⅰ 指令以及MIPS32中的ERET指令，共计57条。

说明：EJTAG is a hardware/software subsystem that provides comprehensive debugging and performance-tuning capabilities for MIPS microprocessors and for system-on-a-chip components that have MIPS processor cores. It exploits the infrastructure provided by the IEEE 1149.1 JTAG Test Access Port (TAP) standard to provide an external interface, and extends the MIPS instruction set and privileged resource architectures to provide a standard software architecture for integrated system debugging.

说明：CPU课程设计要求以FPGA开发平台为例，分析 CPU 设计的流程与仿真。 本次开发使用的硬件描述语言是 Verilog 语言，使用的指令系统是一个以 MIPS 指令集为子集的指令系统，共 22 条指令，所用的设计仿真软件Modelsim。

说明：用于汇编MIPS32，能将汇编语言转为机器码（不过有时候会出小问题，比如目标路径太长时，汇编会出错。）

说明：这是一个简易的MIPS模拟器，可能有较多bug

说明：通过mips指令集的一些功能实现，包括加法、循环、斐波那契数列等。

说明：设计相应的数字逻辑判断以下几种情况： a）确定一个32-bit有符号数大于零 b）确定一个32-bit有符号数小于零 c）确定两个32-bit有符号数相等 d）确定两个32-bit有符号数不相等 e）比较两个32-bit有符号数的大小 画出电路框图，分析复杂度和成本，探讨MIPS指令集分支转移指令的条件比较在硬件实现上可能的优势。