说明：mars平台可视化的编程，实现简单功能的alu

说明：VXWORKS FOR MIPS ARCHITECTURE SUPPLEMENT

说明：用 Verilog 实现的单周期 MIPS 指令集的 CPU

说明：单周期CPU，可以实现基本功能，可以用FPGA运行

说明：MIPS 输入英文字符，进行插入排序，并按照升序实现打印，英文字符插入排序的递归实现

说明：用MIPS实现的快速排序，以C++快速排序为原型转换过来

说明：简单的单周期CPU设计，实现的指令有：算术运算指令、逻辑运算指令、移位指令、比较指令、存储器读/写指令、分支指令、跳转指令、停机指令。

说明：verilog实现misp架构，并且支持modelsim仿真

说明：实现5级流水多周期MIPS CPU。流水线是数字系统中一种提高系统稳定性和工作速度的方法，广泛应用于高档CPU的架构中。根据MIPS处理器的特点，将整体的处理过程分为取指令（IF）、指令译码（ID）、执行（EX）、存储器访问（MEM）和寄存器写（WB）五级，对应多周期的五个处理阶段。

说明：MIPS源码 基于verilog编写的MIPS 源码 宽度8位 寄存器5位

说明：裸机下的斐波那契数程序，使用MIPS指令集

说明：裸机下的最大公约数程序，使用MIPS指令集

说明：MIPS for Computer Architecture

说明：根据所给的二进制码来探索乌龟行走的轨迹。文件中有三个测试，每个字节有不同功能，不同bits代表不同方向颜色行走长度等

说明：实现多周期的简单MIPS CPU.目前支持3类指令的各一小部分。

说明：mars-logisim工具，可用于计算机组成原理课程学习中mips指令的开发学习。

说明：OpenMIPS_VerilogHDL_Study_v1.0 ,一个mips 架构的cpu 的verilog代码的实现。

说明：VHDL FOR 32 BIT MIPS

说明：A 32-bit MIPS processor which aims for conformance to the MIPS32 Release 1 ISA.

说明：XilinxSpartan-3E上实现31条MIPS指令流水线CPU代码用VerilogHDL编写，含UCF文件和原理说明图。

说明：simple MIPS for FPGA

说明：mips汇编实现冒泡排序，并在qtspim成功运行

说明：使用归并排序的方法，将预先存放入内存的数据进行排序和输入

说明：mips project for advance computer architutre

说明：实现满足下面功能的汇编程序： 输入一个年份n,判断n是否为闰年。 输入格式 输入一个整数n。 输出格式 输出0或者1。输出0代表n不是闰年，输出1代表n是闰年。

说明：This is verilog code for 32 bit Single Cycle MIPS.

说明：利用verilog编写的32位 MIPS指令集CPU，sram接口，已上板验证

说明：五级流水线结构MIPS精简指令集cpu练习程序

说明：MIPS全部源代码，通过了Modelsim仿真和FPGA电路验证

说明：MIPS汇编器,C语言，可以将指令转换为二进制代码