6267516 在 2021-03-09 23:13:42 上传
说明:主要描述了fpga中的ddr,介绍了相关的设计重点
开发平台:Verilog | 大小:16KB | 下载0次
liuyudian 在 2021-03-01 17:30:32 上传
说明:Hi3516EV200 DDR DQ窗口查看方法及结果分析
开发平台:Java | 大小:265KB | 下载0次
majid1363 在 2021-02-16 04:42:32 上传
说明:ddr sample for evmdm6437
开发平台:C/C++ | 大小:140KB | 下载0次
yyqf 在 2021-01-30 18:06:45 上传
说明:USB传图至fpga板缓存至DDR内,FPGA再读出图像数据,显示在TFT彩屏上;
开发平台:Verilog | 大小:3380KB | 下载4次
sanworldwar 在 2021-01-22 17:46:44 上传
说明:PL 和 PS 的高效交互是 zynq 7000 soc 开发的重中之重,常常需要将 PL 端的大量数据实时送到 PS 端处理,或者将 PS 端处理结果实时送到 PL 端处理,但是各种协议非常麻烦,灵活性也比较差,直接通过 AXI 总线来读写 PS 端 ddr 的数据,这里面涉及到 AXI4 协议,vivado 的 FPGA 调试等。
开发平台:Verilog | 大小:39246KB | 下载19次
锅仔 在 2020-11-09 23:44:24 上传
说明:米联客2020版FPGA课程(MIG DDR篇)-K7
开发平台:Verilog | 大小:3180KB | 下载30次
phil31 在 2020-10-29 01:19:43 上传
说明:DDR-SDRAM Controller Core
开发平台:WINDOWS | 大小:38KB | 下载1次
KT猫 在 2020-06-22 17:07:57 上传
说明:难得的soc设计用的ddr3 verilog,可用于学习!!!!!有datasheet ,可仿真
开发平台:Verilog | 大小:32594KB | 下载4次
灵魂摆渡 在 2020-05-07 21:44:09 上传
说明:DDR SDRAM控制器verilog代码。。。。。。。
开发平台:VHDL | 大小:475KB | 下载2次
CrazyICer 在 2020-05-04 18:40:25 上传
说明:ddr的写操作手册,详述了DDR的写操作,时序分析设计等,适合新手入门
开发平台:PDF | 大小:263KB | 下载1次
Omgrat 在 2020-04-08 11:37:50 上传
说明:bemani tools for ddr 13
开发平台:WINDOWS | 大小:108KB | 下载0次
Omgrat 在 2020-04-08 11:36:42 上传
说明:bemani tools for dance dance evolution
开发平台:WINDOWS | 大小:108KB | 下载0次
tony202020 在 2020-03-30 13:55:20 上传
说明:16Gb_32Gb_x4_x8_3DS_DDR4_SDRAM
开发平台:C/C++ | 大小:777KB | 下载0次
zou3 在 2020-03-30 00:17:38 上传
说明:DDR2_SDRAM操作时序,介绍的很详细,不错
开发平台:C/C++ | 大小:1891KB | 下载2次
北极徘徊 在 2020-03-22 12:58:39 上传
说明:artix 7系列 fpga mig ddr3应用教程
开发平台:Verilog | 大小:5317KB | 下载25次
唐啊 在 2020-03-16 11:15:45 上传
说明:Rockchip_RK3399_Template_LP4D200P232SD6_V1.0
开发平台:C/C++ | 大小:16243KB | 下载10次
飞飞昂 在 2020-03-04 09:33:25 上传
说明:100M DDR transmission line simuation, complete layout, can be used directly by importing to cadence
开发平台:Cadence skill | 大小:2546KB | 下载1次
ww415 在 2020-02-24 23:01:58 上传
说明:这是本人曾经参与的一个DDR controller接口项目,主要是FPGA rtl实现,仅供参考。
开发平台:Verilog | 大小:71KB | 下载13次
你0125 在 2020-02-21 13:23:34 上传
说明:在nexys4开发板实现ddr2控制器,并进行了简单的测试。 在nexys4-ddr开发板上电成功。
开发平台:Verilog | 大小:3KB | 下载1次
zhaoxiaopo 在 2019-12-25 16:24:46 上传
说明:具体讲的ddr phy的spec 资料,是学习的不错的参考
开发平台:Others | 大小:1419KB | 下载6次
suiyi 在 2019-05-31 17:50:27 上传
说明:本程序用用来设计DDR3 driver,顶层文件名为DDR3,
开发平台:Verilog | 大小:5KB | 下载5次
zhengZhenhong 在 2019-05-29 19:28:00 上传
说明:DDR的控制器啦啦信不信由你非常实用又实用的历程哈
开发平台:VHDL | 大小:3214KB | 下载0次
Kong_1994 在 2019-05-22 16:04:11 上传
说明:Xilinx ISE 平台下,实现24位真彩图像灰度转换
开发平台:Verilog | 大小:9234KB | 下载2次
hoken 在 2019-04-28 10:50:38 上传
说明:从sd卡读二进制的图片数据到ddr3,再从ddr3读数据到在lcd显示。亲测可用,放心下载。
开发平台:Verilog | 大小:104KB | 下载6次
懒懒人22 在 2019-04-21 12:04:31 上传
说明:用于XILINX的A7平台的DDR3控制器接口,包括分时读写控制,供参考学习
开发平台:Verilog | 大小:4KB | 下载3次
NotTechnika 在 2019-04-12 10:34:23 上传
说明:DDRBot set randomizer
开发平台:Python | 大小:20KB | 下载0次
hejie952 在 2019-03-03 10:09:01 上传
说明:测试DDR读写速率,验证ddr读写速率得到所需的结果
开发平台:VHDL | 大小:10KB | 下载1次
Herman.wang 在 2019-02-19 15:12:08 上传
说明:自己写的ddr控制器代码,分享一下,signal tap上测试成功,可以跑
开发平台:Verilog | 大小:1KB | 下载0次