说明：基于FPGA 的DDR SDRAM高速数据采集的应用

说明：DDR failure analysis

说明：使用VB+ Direct API 構成的跳舞機 !

说明：Xapp 200 64 bit DDR SDRAM design files for Xilinx Vertix

说明：DDR SDRAM技术总结 介绍DDR SDRAM的一些概念和难点 着重讲解主流DDRII的技术 最后结合硬件设计提出一些参考

说明：Altera DDR SDRAM控制器完整Verilog代码包，包括Verilog源代码，Doc说明文档，仿真DDR芯片模型，仿真testbench等

说明：DDR SDRAM 控制器 VHDL代码，可支持32bits数据总线

说明：ddr sdram 的控制程序，lattice的，比较好用的，大家看看

说明：DDR SDRAM总结文档，描述了DDR IP的设计挑战，接口时序，模块设计原则，调试技巧及应用指南

说明：DDR SDRAM接口的硬件和布线设计指南。DDR SDRAM的传输速度越来越高，对走线的要求也越来越高。

说明：ok6410最新核心板最小系统原理图，包含mobile ddr， nandflash

说明：sdram_controller_latest.tar.gz -it is memory DDR controller, but it has 8 bit only data bus wide ,and hasn’t independents clock for source read-write data and ddr + controller size. Wrote on the VHDL language.

说明：omap3530的datasheet，OMAP3530集成ARM+DSP+3D,ARM部分主频达到600MHZ，DSP采用430-MHz TMS320C64x+™ DSP Core，DDR可从128MB扩展到512M，尺寸基于7寸数字屏，主板由核心板和底板构成

说明：ddr_sdram开发参考verilog建模

说明：磁珠专用于抑制信号线、电源线上的高频噪声和尖峰干扰，还具有吸收静电脉冲的能力。磁珠是用来吸收超高频信号，像一些RF电路，PLL，振荡电路，含超高频存储器电路（DDR SDRAM，RAMBUS等）都需要在电源输入部分加磁珠，而电感是一种蓄能元件，用在LC振荡电路，中低频的滤波电路等，其应用频率范围很少超过50MHZ。

说明：Altera公司的基于NIOSII设计DDR和DDR2内存的资料，很有帮助的，

说明：DDR SDRAM设计及调试经验总结.pdf

说明：开发DDR很有价值得开发资料 希望对大家有点帮助

说明：xilinx公司DDR控制ipxilinx公司DDR控制ip

说明：ddr控制器 对DDR实现读写控制。。。。。。。。。。。

说明：DDR控制器的VHDL源代码.采用FPGA实现DDR接口控制器,适用于Altera的FPGA。

说明：测试DDR内存，Linux下编译运行。。。。。。。。。。。。。。。。。。。。

说明：Samsung s new ARM cpu datasheet. S5PC100 Spec. - CPU ARM Cortex-A8 667-833Mhz - 32KB L1, 256KB L2 Cache - Video 720p (1280x720 Play. h.264 divx, mp4...) - nand, sd/mmc, usb booting - Windows CE 6.0, Linux (*Android) support - support 166MHz memory clock. DDR, mobileDDR, DDR2 * in actually, i run c100 board ddr2 bus clock at 280MHz in WinCE 6.0

说明：连接Nios II 和SDRAM的系统设计，DDR SDRAM设计及调试经验总结，MT48LC16M16资料。

说明：altera 公司提供的ddr_ddr2_sdram9.0，DDR2 SDRAM 源代码

说明：DDR内存条的设计资料，PC1600 and PC 2100

说明：描述了ddr_sram的源代码,包括SDRAM的引脚功能介绍和Verilog在modulesim及quartus ii的实现

说明：64MB 512Mb, 16bit, DDR SDRAM MEMORY

说明：DDR SDRAM Controller design

说明：quartus 8.1 ipcore lic,包含ddr、ddr2、fir、nco