说明：一个4位宽的十进制计数器，用verilog语言实现

说明：用VHDL实现模8计数器，文件中有程序，电路图等

说明：一个通过4*4矩阵键盘输入 lcd1602a 显示 实现加减乘除法 的计数器工程函数

说明：使用VHDL语言进行计数器的实现，本人已验证程序的正确性

说明：数字时钟的设计，目前实现了数码管现0-9的计数

说明：使用Verilog编写的计数器，能够实现计数功能

说明：74ls161计数器的multisim仿真。帮同学做的，顺便拿出来共享，希望对大家有帮助。

说明：计数每个键的次数及百分比，通过串口发送USB标准码

说明：实现计数功能，可应用于单片机，里面包含keil程序。

说明：交通灯课程设计:本设计是基于数字电路芯片完成的，内有Multisim仿真电路（已验证通过），具体设计说明书，基本思路采用74LS160十进制加法计数器来产生四种交通灯状态，计数器是由多功能计数器555产生的1Hz的秒脉冲驱动，希望能对你有所帮助。

说明：利用AT89S51单片机来制作一个手动计数器，在AT89S51单片机的P3.7管脚和P3.0管脚分别各接一个轻触开关，作为手动计数的按钮，其中开关SP1控制个位数，SP2控制十位数。用单片机的P2.0－P2.7接一个共阴数码管，作为00－99计数的个位数显示，用单片机的P0.0－P0.7接一个共阴数码管，作为00－99计数的十位数显示

说明：十三进制同步计数器 功能是十三进制的计数，十分方便，电路结构简单

说明：一个十六进制的计数器，以CLK为输入信号进行计数

说明：一个基于QuartusⅡ编写的verilogHDL的十进制计数器

说明：可以实现0~9999秒计数功能的计数器，每隔1s钟计数一次

说明：使用C51进行计数器与定时器仿真，计数器用T1，定时器用T0

说明：使用xilinx的FPGA实现基本计数器操作

说明：4位计数器。加、减、复位、长按累加、长按累减

说明：能够改变时钟发送频率，实现时钟分频功能，通过改变其中的数据，实现不同频率的输出

说明：基于51单片机的电子水弹靶标主程序,打包成一个文件 不含电路

说明：Verilog实现的加减法功能计数器，通过独立的自增自减信号控制计数器进行自增计数和自减计数

说明：使用微控制器精确计数1SControl T0定时器计数器控制LED闪烁

说明：利用multisim实现D计数器及JK计数器的仿真

说明：10*34进制的计数器，能够实现340个计数，非常的腻害，课设作业。

说明：数码管计数器 vivado verilog实现数码管计数功能

说明：实现了4位计数器的verilog HDL 代码

说明：verilog100进制计数器，层次结构。语言或图形顶层模块。

说明：实现一个件的计数器 具有清零，预加载值 带APB接口

说明：一个基于LabVIEW编写的计数器小程序，