上传列表：

sources_1.zip - ADC9650测试程序，对ad9914生成波形进行ADC采样，可以在VIVADO2017.4上直接运行，已验证.,2020-08-07 16:43:54,下载26次
RFID_RC522.rar - 基于STM32F103zet6开发板开发的RFID程序，并加载了按键触摸屏LCD显示,2014-12-15 21:38:58,下载61次
XX.rar - 基于STM32F103开发的机械关节节点控制器的PCB和原理图,2014-11-20 15:56:53,下载4次
PCB.rar - stm32的最小系统原理图 基于STM32F103VBT6的最小系统板,2014-11-20 15:50:52,下载39次
Voice-relay-control2013.1.7.zip - 通过STM32控制继电器的通断，从而达到控制语音传输的功能。,2014-05-16 16:11:40,下载17次

近期下载：

SPI.zip - SPI接口测试代码 于vivado实测有效
srio_response_gen_srio_gen2_0.zip - srio接受请求包,然后发送响应包的模块，格式为HEELO格式
simple_dual_port_ram_dual_clock.rar - Simple Dual-Port RAM with different read/write addresses and different read/write clock
simple_dual_port_ram_single_clock.rar - Simple Dual-Port RAM with different read/write addresses but single read/write clock
SDRAMping-pong-memory-structure.rar - 双口RAM 的乒乓存储结构（芯片型号CY7C09279） 应用场合为FPGA向双口RAM不断写入数据，PCI总线从RAM读取数据。[已调试验证]
Xilinx FPGA设计进阶(提高篇）.zip - Xilinx FPGA设计进阶(提高篇）
FIFO-verilog.rar - 本实验完成的是8位异步FIFO的设计，其中写时钟100MHz,读时钟为5MHz，其中RAM的深度为256。当写时钟脉冲上升沿到来时，判断写信号是有效，则写一个八位数据到RAM中；当读时钟脉冲上升沿到来时，判断读信号是有效，则从RAM中把一个八位数据读出来。当RAM中数据写满时产生一个满标志，不能再往RAM再写数据；当RAM中数据读空时产生一个空标志，不能再从RAM读出数据。
FIFO.rar - FPGA内设计同步FIFO和异步FIFO，以及双口RAM的方法,FIFO设计的经验之谈，非常经典。
61EDA_D515.rar - 基于fpga的双口ram读写，详细介绍ram模块的使用，以及接线和时序的控制。
RAM.rar - 双口RAM Verilog描述 双口RAM Verilog描述 双口RAM Verilog描述
project2.rar - 基于FPGA实验板设计一个远程控制系统，接收由计算机发出的数据，和实验板上矩阵键盘输入的数据完成相应的运算之后，结果显示在实验板的数码管上，同时发送回计算机显示。
FPGA.rar - fpga在步进电机驱动上的应用实例及代码
FPGAEngineerLectures.rar - 远立科技的一份FPGA工程师培训文档，有些内容讲点比较深入，值得学习。 希望能对初学者一些提示之类的吧
FIFO.rar - 异步FIFO设计 FPGA代码 Asynchronous fifo
aFifo.rar - verylog语言编程，为异步flipflop的程序。具有数据传输功能，数据位数可以用户设定
Asyn_FIFO_Design.rar - 异步FIFO设计的说明文档，需要注意的问题以及源码（在文中有）。是标准的异步FIFO，可综合。
asyn_fifo.rar - verilog编写的异步fifo源代码，asyn_fifo.v为顶层，调用其他四个文件
FIFO.rar - 异步FIFO verilog实现 异步FIFO verilog实现
FPGA-Guide.rar - FPGA 数字电子系统设计与开发实例导航.pdf
USB_I2C_MAC_FPGA_Code.rar - 《FPGA数字电子系统设计与开发实例导航》的配套光盘，Verilog编写，USB、I2C、MAC的接口设计

收藏：