BOC_ACF.zip - 基于matlab的BOC信号的自相关函数，阶数n可以自定义，正余弦相位也可以自定义；CBOC的自相关函数程序-MATLAB based on, BOC_ACF, n_order,CBOC_ACF,亲测有效,2016-12-02 22:47:38,下载20次
DES_verilog.zip - 用verilog实现的DES(Data Encryption Standard数据加密标准)，把64位明文输入变为64位密文输出块。,2015-12-24 16:44:55,下载5次
DCT_verilog.zip - DCT是数字图像处理中的一种基础算法，实现从时域到频域的转换，从而去掉时域中数据的相关性，有利于量化后对变换系数采用游程编码和Huffman编码。,2015-12-24 16:35:29,下载7次
qnr_verilog.zip - 量化取整QNR内部主要包括一个divider模块及产生数据输出有效和循环结果到最近整数的电路，包含仿真结果图。,2015-12-24 16:28:57,下载2次
risc8_cpu_verilog.zip - 该实例设计的RSIC-CPU总线结构采用数据线（8位）和指令线（12位）独立分离的哈弗结构，把存储寄存器RAM当做寄存器来寻址使用以方便编程。,2015-12-24 16:13:18,下载2次
booth_mult.zip - 4*4booth乘法器设计，测试模块，已经通过验证，内有注释，有利于理解booth乘法器原理。,2015-12-24 16:00:29,下载2次