说明：基于VHDL的FPGA串口通讯程序，能够实现FPGA串口通信

说明：这是一个使用VHDL编写的8051的CPLD行为代码,

说明：vhdl book for design

说明：FPGA 经典状态机的设计应用文档与相关源码

说明：LCD controller 320x240 XC95144, building Xilinx ISE 6.0 Platform VHDL.

说明：VHDL CODE FOR RAM AND ROM

说明：FPGA实现LCD显示的频率计，芯片为cycloneII

说明：jpeg encoder vhdl source code

说明：DS18B20 VHDL 配置程序，fpga 验证，可以实现配置

说明：lcd driver 16x2 to drive lcd dispaly on altera de2 board

说明：flyinsea_vhdl例程 flyinsea_vhdl例程 flyinsea_vhdl例程

说明：用Verilog写的SDRAM的控制器的代码，分为详细实现了对SDRAM的控制

说明：详细介绍了在vhdl语言仿真中怎么编写测试平台代码.

说明：任意分频的VHDL任意分频的VHDL任意分频的VHDL

说明：Verilog编的fir滤波器，可以自己输入参数序列，产生滤波波形

说明：DDS的工作原理是以数控振荡器的方式产生频率、相位可控制的正弦波。电路一般包括基准时钟、频率累加器、相位累加器、幅度/相位转换电路、D/A转换器和低通滤波器（LPF）。频率累加器对输入信号进行累加运算，产生频率控制数据X（frequency data或相位步进量）。相位累加器由N位全加器和N位累加寄存器级联而成，对代表频率的2进制码进行累加运算，是典型的反馈电路，产生累加结果Y。幅度/相位转换电路实质上是一个波形寄存器，以供查表使用。读出的数据送入D/A转换器和低通滤波器。

说明：Frequence Divisor for the Universal Received Transmitter

说明：信号完整性的经典书籍，美国电子工程师德必备之书。认真读完后才能懂得电子设计

说明：使用 FPGA 控制 VGA 显示 相关知识介绍：包括 显示器术语 显示卡术语 VGA 时序设计 色彩原理 显示 源代码 相关测试图片

说明：A8255.ZIP contains code that implement a modified 8255 Peripherial Port Controller. The code is written in verilog and project is made for XILINX ISE.

说明：vhdl语言编写的双口ram及testbench,模块可以在modelsim里进行时序和功能仿真。

说明：vhdl 讲解，扫描版PDF VHDL_CXSL

说明：澳大利亚新南威尔士大学研究的GPS接收机的FPGA跟踪模块的.v程序，包括载波跟踪环路、码跟踪环路、通道累加等模块。

说明：原创：cos函数和sin函数的VHDL实现，很实用

说明：FPGA控制DM9000A进行以太网数据收发的Verilog实现

说明：VHDL code for ADC on Spartan 3E starter kit

说明：FIR 滤波器也称为有限冲击响应滤波器，它用当前和过去输入样值的加权和来形成它的输出, 如下所的前馈差分方程所描述的。 FIR 滤波器又称为移动均值滤波器, 因为任何时间点的输出均依赖于包含有最新的 M个输入样值的一个窗。由于它的响应只依赖于有限个输入, FIR 滤波器对一个离散事件冲激有一个有限长非零响应, 即一个 M阶 FIR 滤波器对一个冲激的响应在 M个时钟周期之后为零。

说明：FIR结构数字滤波器，64阶。在Altera FPGA上验证通过

说明：开发VHDL的工具，MAX+PLUSII 直接下载使用,

说明：基于VHDL的通信原理课程设计详细资料，HDB3 AMI PCM PAM的编译码