sree0307 在 2010-01-13 20:16:48 上传
说明:128 bit Advanced Encryption Standard
开发平台:VHDL | 大小:49KB | 下载16次
lijujn 在 2010-01-13 11:37:25 上传
说明:(7 4)汉明编码源程序,简单实用,可供大家下载,如有问题,望大家多多包含!
开发平台:VHDL | 大小:1KB | 下载91次
高边疆号 在 2010-01-13 10:58:30 上传
说明:VHDL语言学习的书籍:《数字电路EDA入门:VHDL程序实例集》
开发平台:VHDL | 大小:2911KB | 下载2次
kdong 在 2010-01-12 22:57:41 上传
说明:VHDL的27个设计实例 很实用的例子。对初学者有很大帮助
开发平台:VHDL | 大小:1250KB | 下载48次
neikenwei 在 2010-01-09 17:46:17 上传
说明:卷积编码的VHDL代码,公司内部资料,不是个人随便编写的
开发平台:VHDL | 大小:6KB | 下载104次
neikenwei 在 2010-01-09 17:42:58 上传
说明:卷积交织的地址生成器,通过编译,很好的代码,珍藏
开发平台:VHDL | 大小:3KB | 下载44次
nosword 在 2010-01-08 21:16:37 上传
说明:以太网MAC,已经通过测试,详细说明见内README
开发平台:VHDL | 大小:912KB | 下载55次
carol_lrl 在 2010-01-08 13:19:32 上传
说明:AES 128bit数据,128bit密钥加解密的verilog语言实现
开发平台:VHDL | 大小:78KB | 下载312次
chinasxtyc 在 2010-01-08 09:46:15 上传
说明:基于VHDL串口通信,包括原理图和VHDL输入
开发平台:VHDL | 大小:256KB | 下载18次
kiedis14 在 2010-01-08 07:50:15 上传
说明:Introduction to VHDL. Learn how to program in VHDL.
开发平台:VHDL | 大小:1244KB | 下载3次
smsung 在 2010-01-07 23:39:20 上传
说明:设计一个8位串行数字密码锁控制电路设计一个8位串行数字密码锁控制电路
开发平台:VHDL | 大小:1KB | 下载8次
smsung 在 2010-01-07 23:35:39 上传
说明:用VHDL语言设计七段显示译码器用VHDL语言设计七段显示译码器
开发平台:VHDL | 大小:1KB | 下载3次
danielpei 在 2010-01-07 16:51:29 上传
说明:Cyclone™ FPGA具有锁相环(PLL)和全局时钟网络,提供完整的时钟管理方案。Cyclone PLL具有时钟倍频和分频、相位偏移、可编程占空比和外部时钟输出,进行系统级的时钟管理和偏移控制。Altera® Quartus® II软件无需任何外部器件,就可以启用Cyclone PLL和相关功能。本文将介绍如何设计和使用Cyclone PLL功能。 PLL常用于同步内部器件时钟和外部时钟,使内部工作的时钟频率比外部时钟更高,时钟延迟和时钟偏移最小,减小或调整时钟到输出(TCO)和建立(TSU)时间。
开发平台:VHDL | 大小:541KB | 下载311次
halobear 在 2010-01-06 21:15:58 上传
说明:在Cyclon EP1C3T144C8N上实现的电容表 自己亲手设计制作验证过,附有详细的文档。
开发平台:VHDL | 大小:780KB | 下载26次
sjtu_wjq 在 2010-01-06 21:13:57 上传
说明:TFT LCD驱动,CPLD,XL95144-verilog
开发平台:VHDL | 大小:1907KB | 下载323次
tsingyuanlee 在 2010-01-05 20:59:02 上传
说明:Tristate Bus Tristate Bus
开发平台:VHDL | 大小:2KB | 下载5次
yanjiyan1987 在 2010-01-05 20:07:58 上传
说明:基于EDA技术的函数发生器的设计,用VHDL语言编程
开发平台:VHDL | 大小:542KB | 下载3次
sonali_bhadkamkar 在 2010-01-05 11:41:24 上传
说明:A state machine implementation for a chocolate vending machine algorithm
开发平台:VHDL | 大小:1KB | 下载8次
sceper 在 2010-01-04 22:41:08 上传
说明:cyclone III 原理图,很实用的原理图,找了很长时间才找到
开发平台:VHDL | 大小:63KB | 下载237次
sainathiisc 在 2010-01-04 20:32:06 上传
说明:Voltage controlled oscillator with pll
开发平台:VHDL | 大小:2KB | 下载16次
arun.agarwal23 在 2010-01-04 16:08:29 上传
说明:helpful in understanding ofdm synchronization using vhdl,includes time and frequency synchronization.
开发平台:VHDL | 大小:1342KB | 下载41次
arun.agarwal23 在 2010-01-04 16:02:22 上传
说明:this will give details of fft and ifft implementation in vhdl codes, and then on fpga chip
开发平台:VHDL | 大小:3672KB | 下载215次
jh3mail 在 2010-01-04 11:48:50 上传
说明:基于脉动结构的有限域乘法器,verilog代码
开发平台:VHDL | 大小:40KB | 下载44次
lasercooler 在 2010-01-03 20:59:58 上传
说明:提高设计的工作频率 通过附加约束可以控制逻辑的综合、映射、布局和布线,以减小逻辑和布线延时,从而提高工作频率。 获得正确的时序分析报告 FPGA设计平台包含静态时序分析工具,可以获得映射或布局布线后的时序分析报告,从而对设计的性能做出评估。 静态时序分析工具以约束作为判断时序是否满足设计要求的标准。
开发平台:VHDL | 大小:3163KB | 下载68次
lasercooler 在 2010-01-03 20:46:15 上传
说明:FPGA开发全攻略(下册).pdf 从技术层面来讲,可编程逻辑领域是目前和未来半导体行业最活跃的领域之一,不再是单一地用于IC 设 计的原型验证,更多地用于提供集成的系统级解决方案。现代的FPGA 不再仅仅是可编程逻辑,而是介于ASIC 和FPGA 之间的混合芯片,包含微处理器、收发器以及许多其它单元。所以对FPGA 设计人员的要求也越来越高, 已超出单一的逻辑设计范畴。因此,对于FPGA 初学者来讲,需要明确个人的进阶路线,进而掌握快速开发的方法。
开发平台:VHDL | 大小:4643KB | 下载18次
040520404 在 2010-01-02 23:24:27 上传
说明:有效位为四位十进制数的数字频率计,实验板上有一个标准时钟发生电路,为计数闸门控制电路提供一个标准8Hz信号,计数闸门控制电路控制4位十进制计数器从第三秒开始计数一秒钟,计数的个数就是待测输入信号的频率。第四秒停止计数,其中前7/8秒保持计数值,后1/8秒计数器复位。然后再计数一秒,保持计数值一秒,如此循环。
开发平台:VHDL | 大小:1KB | 下载5次
alexmosh 在 2010-01-02 08:13:12 上传
说明:It is a book that helps you to learn how to work and program the fpga the book helps us to see how you can create logic gates
开发平台:VHDL | 大小:2619KB | 下载3次
sweetsen3 在 2009-12-30 15:40:31 上传
说明:数字通信系统的仿真,包括调制解调,上下变频,加入了高斯白噪声,并且每个步骤都生成相应的图形
开发平台:VHDL | 大小:34KB | 下载98次
阿牛06 在 2009-12-29 21:30:23 上传
说明:SDR SDRAM控制器,FPGA vhdl代码,,,
开发平台:VHDL | 大小:702KB | 下载136次
zzdnbzzd 在 2009-12-29 16:00:00 上传
说明:altera公司的ep1c240c8n,串口调试程序vhdl\nios ii8.0代码等。。
开发平台:VHDL | 大小:3119KB | 下载73次