说明：edge detection using vhdl

说明：image edge detection using vhdl

说明：数字锁相环实现位同步信号的提取,含电路图，和源代码

说明：智能抢答器的EDA实现： 1． 四人参赛每人一个按钮，主持人一个，按下就开始； 2． 每人一个发光二极管，抢中者灯亮； 3． 有人抢答时，喇叭响两秒； 4． 抢答时限10秒，从有人抢答开始记时，10秒内不回答问题时喇叭发出两秒声响

说明：VHDL语言写的SRAM控制程序，在开发板上验证过。

说明：DPLL由 鉴相器、 模K加减计数器、脉冲加减电路、同步建立侦察电路、模N分频器构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍)为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低.

说明：verilog 设计样例 VHDL设计人员使用

说明：EDA技术与VHDL（潘松、黄继业编著） ppt课件

说明：数字电子技术课程，设计交通灯。 所要设计的交通信号灯控制电路要能够适用于由一条主干道和一条支干道的汇合点形成的十字交叉路口。能够做到主、支干道的红绿灯闪亮的时间不完全相同，在绿灯跳变红灯的过程中能够用黄灯进行过渡，使得行驶过程中的车辆有足够的时间停下来。还要求在主、支干道各设立一组计时显示器，能够显示相应的红、黄、绿倒计时。可以利用VHDL语言合理设计系统功能，使红黄绿灯的转换有一个准确的时间间隔和转换顺序

说明：crc control with RS232 serial port

说明：FPGA应用开发入门与典型实例 代码 FPGA（现场可编程逻辑器件）以其体积小、功耗低、稳定性高等优点被广泛应用于各类电子产品的设计中。本书全面讲解了FPGA系统设计的背景知识、硬件电路设计，硬件描述语言Verilog HDL的基本语法和常用语句，FPGA的开发工具软件的使用，基于FPGA的软核嵌入式系统，FPGA设计的基本原则、技巧、IP核， FPGA在接口设计领域的典型应用，FPGA＋DSP的系统设计与调试，以及数字变焦系统和PCI数据采集系统这两个完整的系统设计案例。

说明：为串口收发器以及汉明编码，将电脑通过串口发送的7位数据转化成汉明码显示于led上，或把接收到的11位汉明码解码并验错纠错

说明：用verilog实现的crc校验，符合标准

说明：此Verilog程序产生用于GPS卫星导航信号的C/A码，输入信号有时钟、时钟使能、复位、给定的卫星编号，输出产生的C/A码。此程序在代码上进行优化，占用了更少的资源。

说明：这是一个帧同步数据搜索模块，用于检测输入的数据流中的帧头，当检测到帧头后输出一个同步信号。 输入数据为 8bit的并行数据流，数据流中的每帧由 10 个字节组成，为 1个字 节的帧头（47H）加上 9 个字节的数据。各个字节的中间部分与时钟上升沿对齐。 每帧数据中，除帧头外的其他数据也可能为 47H。 在数据传输过程中，帧头数据有可能受到干扰而变为其他数值，因此要求输出同步信号时具有一定的容错功能。

说明：FPGA与SOPC设计教程-DE2实践,是基本Altera的DE2平台所写,与DE2紧密结合的一本书

说明：检测输入数据中的“10110”序列，并记录检测到的序列的数目，当序列数目大于3时溢出。 输入信号：iclk //输入时钟 rst_ //复位信号 din //输入串行数据 输出信号：[1:0] catch //检测到的序列的数目 overflow //数目大于3 ，溢出 置高

说明：上述文件是一个ram的开发过程。。。次过程的程序都是我自己写的。验证结果正确。。。

说明：vhdl语言详解，pdf格式，便于学习，适合初学者 VHDL语言100例详解

说明：SRAM读写的VHDL实验,通过对写入的数据与读出的数据进行比较,判断读写SRAM是否成功

说明：IEEE标准VHDL的一些规范说明，介绍如何利用VHDL进行设计

说明：vhdl设计，可以自学vhdl语言后做一些简单的vhdl设计！

说明：假设汽车尾灯左右两侧各有3个指示灯，要求：汽车正常行驶是指示灯全灭 右转弯时，右侧3个指示灯按右循环顺序点亮：左转弯时，左侧3个指示灯按左循环顺序点亮 临时刹车时所有指示灯同时闪烁。

说明：本实验示例中的8 位二进制并行加法器即是由两个4 位二进制并行加法器级联而成 的图13-4 所示的逻辑电路是由两个并行进位4 位加法器级联而成的8 位二进制加法 器

说明：用TLC5510实现高速A/D采样。用状态机的方法实现，在状态st0，给A/D一个采样时钟adck的上升沿，同时锁存A/D的输出

说明：8.4 ADC0809 VHDL控制程序

说明：QAM 16 源代码，用于无线通信中或者广播中的调制。

说明：HMAC — MD 5算法的硬件实现，可以对初学者有一定得帮助。

说明：VHDL SDRAM Controller

说明：带使能和清零端的D触发器，Verilog实现，有实验说明文档。