说明：哈工大的VHDL课件，对于学习VHDL语言是个非常不错的教材，讲的非常详细，还有一些ＶＨＤＬ的经典例子，和分析。介绍了ＶＨＤＬ在实际中的应用和开发流程。

说明：电子时钟VHDL程序与仿真,10进制计数器VHDL程序

说明：多功能波形发生器VHDL程序与仿真,正弦、三角、锯齿、方波vhdl 实现

说明：Altera公司高端FPGA高级综合指导手册，包括：算术运算单元，浮点处理技巧，数据编码格式转换，视频处理，仲裁逻辑，多路选择，存储逻辑，计数器，通信逻辑，循环冗余校验，随机和伪随机函数，加密和同步等编码风格和技巧；

说明： 基于VHDL语言，控制液晶12864显示的源程序，非常好用。

说明：基于FPGA的DDS设计，本程序采用verilog HDL语言编写，使用DDS+Pll倍频

说明： 这个代码是用于，数字示波器的设计，可以实现信号的实时采样与存储，还有DA转换。。。

说明：用VHDL语言实现查找表方法有限冲击响应滤波器

说明：VHDL Sysnthesis book

说明：基于等精度原理的频率计verlog代码,被测频率在1HZ到10MHZ误差百分比相同。

说明：Xilinx system generator的上手指南，system generator用于在matlab中使用simulink设计硬件，很方便

说明：8085 vhdl source code in vhdl

说明：用硬件描述语言实现HDLC通道的功能,取代HDLC专用芯片

说明：种用FPGA 实现对高速A/ D 转换芯片的控制电路,系统以MAX125 为例,详细介绍了含有FIFO 存储器的A/ D 采样控制电路的设计方法,并给出了A/D 采样控制电路的V HDL 源程序和整个采样存储的顶层电路原理图.

说明：串并FIR滤波器设计:并行FIR滤波器具有速度快、容易设计的特点，但是要占用大量的资源。在多阶数的亚高频系统设计中，使用并行结构并不合算，但亚高频系统需要较高的处理速度，而串行架构往往达不到要求，因此，结合串并这两种设计方法的长处，在使用较少的硬件资源的同时实现了较高的处理速度，这里说明一种65阶八路并行、支路串行FIR滤波器的设计（实际使用了1个乘法器，8个乘累加器，一个累加器）。

说明：基于FPGA数字乘法器的设计：数字乘法嚣是目前数字信号处理中运用最广泛的执行部件之一，本文设计了三种基于FPGA 的数字乘法器．分别是移位相加乘法嚣、加法器树乘法器和移位相加一加法嚣树混合乘法器。通过对三种方案的仿真综合以厦速度和面积的比较指出了混合乘法器是其中最佳的设计方案

说明：eda vhdl vhdl vhdl vhdl

说明：stack for the protocol used to implement into FPGA

说明：VHDL hardware description language

说明：FPGA 入门教程 完成稿 讲的很详细，希望对大家有用。

说明：对ccd图像进行解码采集，并通过VGA输出

说明：FPGA设计中几个基本问题的分析及解决 多时钟系统，时钟设计，时钟歪斜，门控时钟，毛刺信号及其消除，FPGA中的延时设计，FPGA设计应注意的其它问题

说明：verilog各种程序（经典），大约几百个！！！！

说明：FPGA控制LCD128*64程序，时序已仿真引脚锁定，并在硬件能够上实现汉字显示。

说明：MIMO系统采用QR检测算法的MATLAT仿真程序

说明：verilog写的 fft 程序 大家 下载吧 希望能够喜欢 哈哈哈

说明：3-DES加密IP核VHDL源码，3次DES流水执行

说明：本源码为Altera中国大学生电子设计文章竞赛的历届获奖论文汇编，内容主题涵盖如下4个方面： PLD在通讯、消费类、计算机和工业控制方面的应用 Altera器件、Quartus® II 软件的设计和优化技术 Altera FPGA在数字信号处理中的应用 Nios® II 软处理器在各领域的应用 获奖作品均是是参赛者独立设计的未曾公开发表过的原创性作品，在作品原创性和特色性 、实用性（结合当前的热点应用） 和作品的完整性（有明确的实验或仿真数）上均有很多优势 。 每年的获奖论文共18篇左右。

说明：分别用行为级和门级VHDL的编程方法实现序列检测功能，程序清晰简单，是初学者很好的材料

说明：实现了将64K低速NRZ码复接成2.048M高速HDB3码及其解复接过程，同时还用同步状态机剔除假同步和假失步的状态