说明：I2C协议verilog源码，包含完整的测试代码及设计文档。

说明：5/3小波变换的vhdl代码实现，可以供参考，

说明：OFDM modulation source code written in Matlab

说明：vhdl 数字逻辑设计 数字eda设计，vhdl语言设计实例入门

说明：ADC0832是一个8-bit的ADC转化芯片，工作频率为250Khz，最大频率可达400Khz，转化通道有两个，输入电压可分有单端或差分形式。本测试使用单端电压输入形式，从昔年的CH0输入电压，使用Xilinx XC3S200AN开发板，并且使用Xilinx ise工具中的ChipScope工具来查看转化后的DO数据是否正确。经验证，输入电压范围是0V--5.5V,当电压达到5.5V时，满刻度.

说明：基于FPGA的电子密码锁控制电路的设计，包涵源代码和密码锁的整体组装设计原理图

说明：利用单片机MEGA8驱动TFT彩色LCD显示屏，效果堪比手机。

说明：ddr2sdram控制器入门教程，详细的说明其实现过程

说明：本项目在FPGA上生成8086指令兼容的软核以及外设，并在此基础上跑通pc机上古老但是仍然有趣的吃豆子PACMAN游戏， 作为本科微机原理课程的实验。 通过本项目，学生可以学习到8086的基本结构， 在TurboC下如何进行嵌入式C语言编程，汇编语言， 计算机组成等基本原理， 有独立设计基于8086的SOC软硬件的能力。

说明：Quartus II工程压缩文件，是一个典型的基于FPGA的数字钟工程项目，有50MHz分频、计数、译码等模块。采用VHDL语言编写。

说明：基于CPLD数字密码锁的设计 实验报告 所有都有 大家参考

说明：WLAN MAC Layer Transmitter protocol

说明：VHDL密码锁设计专题，学习使用VHDL设计密码锁

说明：vhdl的三态门的实现！双向的输入输出！

说明：可用于FPGA的IP核，适用视频控制领域。

说明：频率合成技术在现代电子技术中具有重要的地位。在通信、雷达和导航等设备中，它可以作为干扰信号发生器；在测试设备中，可作为标准信号源，因此频率合成器被人们称为许多电子系统的“心脏”。直接数字频率合成（DDS——Digital Direct Frequency Synthesis）技术是一种全新的频率合成方法，是频率合成技术的一次革命。本文主要分析了DDS的基本原理及其输出频谱特点，并采用VHDL语言在FPGA上实现。对于DDS的输出频谱，一个较大的缺点是：输出杂散较大。针对这一缺点本文使用了两个方法加以解决。首先是压缩ROM查找表，

说明：vhdl 写得ps2 ipvhdl 写得ps2 ipvhdl 写得ps2 ip

说明：基于FPGA的直流电机的PWM控制和步进电机的细分驱动控制。使用VHDL语言编写，压缩包里是Quartus下的工程。

说明：基于ＦＰＧＡ的数字存储示波器，用ＶＨＤＬ实现的，压缩包里是Quartus工程。AD采样送进FPGA，存入SRAM后用DA在普通示波器上可以显示。

说明：电子系统设计实例 设计语言VHDL 实验仪器 杭州康芯gw48eda 开发系统

说明：并/串转换器即并行输入、串行输出转换器，例如一个8bit输入的并/串转换器，输出时钟频率是输入时钟频率的8倍，输入端一个时钟到来，8个输入端口同时输入数据；输出端以8倍的速度将并行输入的8bit串行输出，至于从高位输出还是从低位输出，可以再程序中指定。

说明：SD卡控制器IP. 兼容SD卡协议2.0。与wishbone bus 接口，方便与其他IP连接使用。

说明：bch 编码和译码，用硬件语言vhdl实现

说明：有限状态机的设计——LCD显示控制实验，用VHDL编写程序，整片报告

说明：关于xilinx的fpga设计，华为公司内部资料，不是随便可以看的到得。

说明：用Quartus II 8.0（32bit），NIOS编译环境下，用TFT做的一个数码相框，附加原理图和veri-log程序代码

说明：视频采集输出实例，FPGA视频采集和输出

说明：这是一个工业用的普通温度传感器DS18b20的VHDL文件，直接可用，可为FPGA的其他逻辑模块或者Nios提供接口，其输出为18b20的11位温度暂存器的值。

说明：基于FPGA器件的DDS设计实现中的一个核心部分就是波形存储表的设计。首先采用LPM_ROM和 VHDL选择语句这两种方法进行波形存储表的设计和比较分析 然后考虑到硬件资源的有限性及DDS的精度要 求,对这两种方法的程序进行了优化 最后对这两种方法设计的程序进行仿真和硬件调试。结果表明:采用这两种 方法都能有效地实现DDS中波形存储表的设计。