说明：SDRAM读写控制的实现与Modelsim仿真,采用verilog HDL编写

说明：基于XILINX FPGA的SDRAM 控制器代码。VERILOG HDL代码编写

说明：64MB 512Mb, 16bit, DDR SDRAM MEMORY

说明：altera大学IP库，包含ps2、sdram、rs232等

说明：相当不错的sdram讲解，有了它对sdram内弄个差不多 很全面。

说明：Twister DDR EP1C6Q240 FPGA 开发板 原理图，PCB,BOM

说明：SDRAM mt48lc4m32 的modelsim门级仿真模型

说明：SDRAM 读写控制器的 verilog 三星公司源代码

说明：SDRAM驱动器，自己项目利用的，已经经过实际验证

说明：SDRAM module Verilog HDL

说明：Framework to manage external RAM with IAR for LPC2478

说明：vivi源码，基于s3c2440，支持128M nandflash，与128M SDRAM，自己修改，DM9000网卡，网口下载内核与文件系统！！！

说明：xilinx公司SDRAM的参考设计,调试成功

说明：SDRAM 驱动，Verilog HDL源码

说明：程序说明: 本次实验控制开发板上面的SDRAM完成读写功能。 先向SDRAM里面写数据，然后再将数据读出来做比较，如果不匹配就通过LED变亮显示出来，如果一致，LED就不亮。 part1是使用Modelsim仿真的工程 part2是在开发斑上面验证的工程 目录说明: part1: part1_32是4m32SDRAM的仿真工程 part1_16是4m16SDRAM的仿真工程 \model文件夹里面是仿真模型 \rtl文件夹里面是源文件 \sim文件夹里面是仿真工程 \test_bench文件夹里面是测试文件 \wave文件夹里面是仿真波形

说明：SDR SDRAM控制器，FPGA vhdl代码，，，

说明：sdram controller code

说明：非常有用的IP核资源，里面包含了JTAG,MEMORY,PCI，SDRAM和USB1.1等内容，期望对大家有用

说明：SDRAM控制器源码，内含完整的控制器verilog源代码和测试代码，超值哈。

说明：内附doc是DDR SDRAM 参考设计文档；model包含SDRAM Verilog的模型；simulation包含verilog测试平台、modelsim工程文、设计库函数；source包含verilog源文件；synthesis包含工程的综合文件 。

说明：DDR——SDRAM学习资料，DDR——SDRAM学习资料

说明：基于FPGA的SDRAM实例，基于FPGA的SDRAM实例，转特权老师的SDRAM实例

说明：对sdram的仿真程序，对sdram的仿真程对sdram的仿真程序序，

说明：DA020006 POS协议

说明：SDRAM控制器在FPGA实现源代码，能实现burst传输

说明：512Mb D-die DDR SDRAM Specification

说明：256Mb H-die DDR SDRAM Specification

说明：4 multi port sdram controller

说明：6713DSP的SDRAM实现 具有极大参考价值

说明：DDRⅡ+SDRAM控制器设计实现相关学问论文，希望对基于ＦＰＧＡ实现ＳＤＲＡＭ控制的有所帮助