说明：标准SRD SDRAM控制器参考设计，altera提供 Verilog代码,带有使用手册，大家试试交流一下

说明：DDR SDRAM控制器的VHDL源代码，含详细设计文档。 The DDR, DCM, and SelectI/O™ features in the Virtex™ -II architecture make it the perfect choice for implementing a controller of a Double Data Rate (DDR) SDRAM. The Digital Clock Manager (DCM) provides the required Delay Locked Loop (DLL), Digital Phase Shift (DPS), and Digital Frequency Synthesis (DFS) functions. This application note describes a controller design for a 16-bit DDR SDRAM. The application note and reference design are enhanced versions of XAPP200 targeted to the Virtex-II series of FPGAs. At a clock rate of 133 MHz, 16-bit data changes at both clock edges. The reference design is fully synthesizable and achieves 133 MHz performance with automatic place and route tools.

说明：S3C2440芯片ARM嵌入式平台的64MB的SDRAM测试程序，ADS编译。可以用于YLP2440开发板的测试程序

说明：ddr sdram 的vhdl实现，包括各个模块的实现以及仿真文件

说明：sdram 控制器的verilog 实现，包括用户逻辑和控制器的设计

说明：关于DDR SDRAM的详细原理和时序分析,对于开发设计有很大使用价值

说明：DE2开发板提供的四端口SDRAM驱动，用户不需要对SDRAM直接操作，把SDRAM对用户透明化

说明：verilog 代码，读写SDRAM 不带仿真，需要自己编写测试文件

说明：cyclone III EP3C25 开发板原理图,包括flash, sdram, usb, ethernet 等接口电路，可作设计参考。

说明：flash,ram,sdram读写程序和测试代码

说明：非常好的SDRAM Controller 设计文档。工程必备

说明：sdram的内存初始化源代码，有要的赶快下

说明：SDRAM的vegilog代码，做一个SDRAM的封装成为SRAM一样进行操作。一个顶层文件下由三个模块

说明：SDRAM Controller 设计详细文档 ，很有参考价值！

说明：DDR（双速率）SDRAM控制器参考设计verilog代码，可以直接用的，很好的

说明：vhdl 编写的sdram controler, 双通道

说明：Altera Sdram IP 源码，VHDL写的

说明：cpld 控制 8-32M sdram 控制器 maxII epm570实现。 pdf 的说明文件

说明：cpld 控制 8-32M sdram 控制器 maxII epm570实现。

说明：HY57V561620,sdram芯片，大家参考用。

说明：initial flash and sdram

说明：详细讲解了sdram的工作原理和时序问题，对于用到sdram的开发人员很有帮助

说明：SDRAM的原理和时序，对于实现对SDRAM操作非常有帮助！

说明：基于Xilinx Spartan系列开发板的DDR SDRAM设计方案及经验总结!

说明：DSP片外高速海量SDRAM存储系统设计方案

说明：AT91RM9200的BIOS源程序，使用ADS1.2开发 硬件环境： SDRAM 64MB NORFLASH 32MB NANDFLASH 256MB

说明：dsp 5509a 存储器测试, SDRAM 测试程序,12Mx16=192/2=96Msdram 时钟

说明：SDRAM的 详细构造,工作原理,控制说明

说明：MagicSopc DDR-Sdram