说明：视频采集并锁存到SDRAM中的完整代码，运行环境为QII，VHDL与标准参数宏模块调用混合设计　是学习视频采集的很好的参考

说明：SDRAM控制器Verilog员代码，命令生成模块，完成SDRAM控制接口命令的生成

说明：SDRAM控制器Verilog员代码，控制接口模块，完成和顶层模块的控制命令的传递

说明：SDRAM控制器Verilog员代码，数据链路模块，完成和顶层模块的数据交换

说明：详细的SDRAM控制器HDL代码，最顶层代码，很清晰

说明：FPGA的SDRAM控制器源程序 FPGA的SDRAM控制器源程序

说明：AT91RM9200 SDRAM初始化脚本文件，ADS1.2使用，SDRAM为三星K4S641632E，使用脚本后可以将代码直接通过JTAG下载到SDRAM中，在SDRAM中进行仿真调试，启动文件不要进行修改直接可以使用，同时打开CP15的指令缓存和数据缓存

说明：Sdr SDRAM控制器参考设计,很好的

说明：XILINX的FPGA实现的双口ram源码，可作为dsp\SDRAM和pci桥接作用，可直接使用，实际工程通过。

说明：是基于fpga的FIFO乒乓操作，后面是与SDRAM接口的，这样主要方便sdram的刷新

说明：SDRAM控制器的VHDL实现，pdf格式，有需要多的，联系我

说明：verilog语言写的sdram控制器—命令响应模块代码，经过测试，逻辑正确，可编译，可综合

说明：mt48lc4m32b2.v 是128M sdram 中典型设计。。可以借鉴。

说明：本文详细介绍了S3C2410CPU的引脚分布 还有内部SDRAM和NOR FLASH的连线情况

说明：现代的4bank*1M*16bit的SDRAM（HY57V6416ET）的VHDL行为仿真程序

说明：5509DSP对外部存储设备SDRAM进行设置并能成功进行访问

说明：lattice sdram 控制器的源码，VHDL语言编码 包括仿真文件

说明：DDR RAM控制器的VHDL源码，实现平台是Lattice FPGA，功能验证通过

说明：很多嵌入式系统，特别是应用于图像处理与高速数据采集等场合的嵌入式系统，都需要高速缓存大量的数据。DDR（Double Data Rate，双数据速率）SDRAM由于其速度快、容量大，而且价格便宜，因此能够很好地满足上述场合对大量数据缓存的需求。但DDR SDRAM的接口不能直接与现今的微处理器和DSP的存储器接口相连，需要在其间插入控制器实现微处理器或DSP对存储器的控制。

说明：matlab中文帮助很难找的，快速下载

说明：c64xx系列DSP的sdram测试程序

说明：测试ARM的外围SDAM的状态和参数，实现各种模式之间的转换。

说明：这是使用VERILOG语言，基于MICRON公司的SDRAM开发的SDRAM接口逻辑

说明：xilinx的SDRAM控制器的白皮书，很详细的

说明：Altera SDRAM Controller 白皮书，很详细的文档

说明：TI公司DSP55系列中的DMA传输的例程(本例程针对5502开发)

说明：TI55系列DSP的EMIF开发中SDRAM的开发配置例程

说明：三星44B0X原理图资料，包括Etc、FLASH、Interface、LCD、S3C44B0X、Sdram等6个PDF文档