说明： 44binit.s ----- 初始化中断、存储器、堆栈等，进行系统初始化，建立C程序运行环境。 memcfg.inc ----- 定义存储器延时、SDRAM配置等参数 option.inc ----- 定义系统时钟频率等 main.c ----- 系统主程序（Main函数等） 44blib.c ----- IO端口初始化、延时和异步串口通讯等基本子程序

说明：本程序是DDR SDRAM控制器的VHDL程序，由ALTERA 提供

说明：ddr sram的官方文档,介绍了ddr sram的使用及其接口等各方面的消息资料.

说明：SDRAM 控制器的Verilog代码 经过综合验证过的.无截压密码

说明：这是我从网上找到的用vhdl语言写的sdram控制器的代码。我的邮箱：wleechina@163.com

说明：sdram的行为级模拟模块,可以模拟一个sdram,用于仿真对sdram的控制.

说明：ddr_sdram控制器的vhdl代码,里面的地址和数据长度可配置,能满足不同用户的需要.

说明：the verilog model of sdram-mt48lc2m32b2 device.

说明：AT91RM9200工程评估板的CPU源代码，基于ARM920T内核的AT91RM9200，180MHz，32/64M SDRAM，4M NOR Flash 10/100Mbps以太网，Linux操作系统。该源代码经过修改和项目支持，可以稳定运行。有一定的工程参考价值

说明：sdram_vhdl_lattice，程序已经调通过了，欢迎使用，多多交流哈

说明：sdram的vhdl实现 本文介绍了sdram的控制时序特征，并介绍了采用vhdl语言实现的sdram控制器的关键技术

说明：该程序是在xilinx的FPGA上实现DDR_SDRAM接口，程序是用verylog语言写的

说明：用VHDL编写的由FPGA控制SDRAM的存储控制程序

说明：CPU MPC8270 SDRAM K4S561632 x4(128Mbyte) BOOT FLASH AM29LV640(8MByte) Nand FLASH 兼容三星的K9F系列的FLASH CPU JTAG口 核心板集成 串口 3个 SMC1、SMC2、SCC1 （SMC1扩展板和核心板都有输出接口） 以太网口 3个 FCC1、FCC2、FCC3 可编程发光二极管 6个 可编程发光数码二极管 1个 系统外部中断输入 4个 外部系统复位输入 1个 外部实时时钟 系统掉电，时钟不丢失 核心板电源 单一5V电源 开发系统电源 外部5V/3A输入或者ATX电源 （注意：这两个电源不能同时插入使用） BOOTLOADER U-BOOT 操作系统 Linux 2.4.18 开发工具 全套的设计开发工具，包括开发主机的操作系统安装盘 驱动软件 提供所有接口的驱动程序源代码 核心板尺寸 123mm X 86mm 扩展板尺寸 178mm X 134mm

说明：Ti C6416 读写 SDRAM 口范例. 编程环境CCS2.2版本

说明： sdram控制的内核，高手编的，已经调试过了，没有错误

说明：三星公司SDRAM（K4S643232H-TC/L60 4 Banks x 512K x 32Bit Synchronous DRAM） 器件操作时序，本中文的页码和原英文对应的页码内容相对应

说明：44b0的SDRAM测试程序，使用ADS1.2环境

说明：PCI驱动编程实例，通过PCI可实施操作： 2、通过DMA方式往SDRAM写数据的步骤： (1) 往OMB1写传输数据次数 (2) 往OMB2写所要访问的SDRAM地址 (3) 往FIFO写2 3、通过DMA方式从SDRAM读数据的步骤： (1) 往OMB1写传输数据次数 (2) 往OMB2写所要访问的SDRAM地址 (3) 往FIFO写3

说明：精简的sdram读写控制器例子，适用于数据采集系统，verilog，只支持burst方式的读写

说明：SDRAM控制核，已经经过测试，完全可以稍加修改后应用

说明：SDRAM控制核，已经经过测试，完全可以稍加修改后应用

说明：sdram 的详细资料，好好保留，公司内部所有，不得用于商业。

说明：针对K9F1208M FLASH的读写程序，我自己的系统中用的，很好用。

说明：sdram控制器 这里考虑将SDRAM控制器结合目前项目开展来做相应的模块，而不做SDRAM通用控制器，这样也是考虑了FPGA的器件资源而采取的措施。同时编写的逻辑简单，没有多余的逻辑资源有利于提高控制器的速度，满足最后的设计要求。

说明：SDRAM控制器,对SDRAM进行页写和对SDRAM进行页读的快速读写。是一个很好的SDRAM控制器

说明：本代码是用VRILOG语言写的SDRAM的控制器的标准代码,供开发SARM参考.

说明：ALTERA sdram vhdl与verilog参考设计