说明：its a car parking system based on FPGA in Verilog HDl.

说明：乒乓球游戏程序，将8个LED灯等效为乒乓球的轨迹，四个按键各别为左/右发球和接球键，来模拟乒乓球游戏。适合初学者。

说明：用verilog实现功能：超声波测距数据采集

说明：full adder in verilog cpld

说明：d ltach in verilog cpld fpga

说明：verilog bit comparator. fpga cpld.

说明：mux using verilog . fpga cpld

说明：d filpflop in verilog.-- --

说明：fpga sdram_ov5640_sobel_vga test

说明：a fpga uart test file

说明：a fpga led test file

说明：DDS生成正弦波和方波，其中正弦波调用rom的ip核进行查表产生波形，方波直接用计数器counter生成。时钟通过PLL ip核进行分频。使用中注意我的是quartus15.1，别的版本打开文件可能要重建IP核，其中ROM对应的.v文件中的数据文件的绝对地址要改，改成你的就行。

说明：用Hspice实现一个三输入异或门，并分析其功耗和延时。

说明：AD9833的FPGA驱动程序，一种编写思路，简单易懂，适合初学者。

说明：基于ALTERA DE2开发板的数字钟，数码管显示时、分、秒，时间可调，且精确！已通过板上测试。

说明：testbench示例，内含一个状态机，可以读入DAT文件，用作图像处理中数据读入测试。

说明：基于ise平台的数码管时钟显示例程，用于nexys开发板。

说明：verilg入门教材，平时也可做资料查阅

说明：half adder verilog code

说明：实现了对PWM编码的译码，可以用于红外通讯接收模块，也包括PWM编码的发射模块。

说明：包含8位流水灯、模200的计数器和循环显示0~8的数码管，适合初学使用

说明：Counter, digital display, Verilog programming, has been successfully simulated.

说明：一个有关自动贩卖机的Verilog编程，里面有代码和详细说明

说明：本次的设计主要任务是学会调用锁相环 IP 核，并对其进行仿真， 具体要求如下：（1）熟练掌握调用锁相环 IP 核的详细步骤。将 50M 的时钟分成 20MHz 和 100MHz 两个时钟（2）对锁相环进行仿真，验证 调用的锁相环的正确性。

说明：流水灯实验，实现四位流水灯功能 本次的设计主要是一个简单流水灯驱动程序，要求流水灯模式 如下：（1）复位时，灯全部熄灭。（2）复位按键放开时，首先点亮 第一个灯，然后第一个 灯熄灭，同时点亮第二个灯；接着，第二个 灯熄灭，同时点亮第三个灯；再然后，第三个灯熄灭，同时点亮第四 个灯；最后，第四个灯熄灭，同时点亮第一个灯；如此循环往复，实 现流水。

说明：程序通过采集输入信息，与FPGA的存储值进行比较，如果密码正确，则开锁电路打开；如果密码错误，锁不打开，并且计数器进行+1操作；累计3次输入密码错误，给警报一个高电平，让其报警。

说明：Verilog的135个经典设计实例，部分摘录如下：【例 9.23】可变模加法/减法计数器【例 11.7】自动售饮料机【例 11.6】“梁祝”乐曲演奏电路【例 11.5】交通灯控制器【例 11.2】4 位数字频率计控制模块【例 11.1】数字跑表【例 9.26】256×16 RAM 块【例 9.27】4 位串并转换器【例 11.8】多功能数字钟【例 11.9】电话计费器程序【例 12.13】CRC 编码【例 12.12】（7，4）循环码纠错译码器【例 12.10】（7，4）线性分组码译码器【例 12.7】11 阶FIR 数字滤波器。。。。。。。

说明：Complex Numbers are denoted in the form a+ib where a is the real part and b is the imaginary part

说明：Verilog Program to implement the function f=x+yz and Testbench for all the possible inputs using For Loop

说明：Mealy machine is a state machine whose output is determined by the current state and the current inputs.