说明：使用FPGA控制SRAM的源代码，Verilog语言编写

说明：FPGA控制的SRAM接口不分的设计

说明：FPGA的SRAM存储器的控制程序，包括时序测试

说明：ATmega128实验板 简要介绍： 主要芯片： CPU:ATmega128L SRAM:SR61L256BS-8 CPLD:XILINX XC95144XL SFLASH:AT45DB081B ETHERNET:CS8900A USB:PDIUSBD12 LCD:122x32 LMC62_095_M POWER:LM2596S-3.3 RS232:MAX3232 软件：RS232,SRAM,CPLD调试通过，uCosII可以运行，ethernet部分没有完成，usb完成了一部分。 开发环境： WINAVR,ISE6,AVR Studio

说明：词法分析器，这是一个编译原理的作业！给出具体的思路

说明：这是一个sram接口驱动程序，能够驱动256kbx16bit的sram

说明：一个sram的源码程序，它是256kbx16bit的sram

说明：at89c51 读取 写入 6264 sram 的源代码

说明：STM32F103VBT6 实现SRAM

说明：Verilog 编写的IP核，512K的16位SRAM

说明：KX_DVP3F型FPGA应用板/开发板（全套）包括：  CycloneII系列FPGA EP2C8Q208C8 40万们，含20M-270MHz锁相环2个。  RS232串行接口；VGA视频口  高速SRAM 512KB。可用于语音处理，NiosII运行等。  配置Flash EPCS2， 10万次烧写周期 。  isp单片机T89S8253：MCS51兼容单片机，12KB在系统可编程Flash ROM，10万次烧 写周期；2KB在系统可编程EEPROM，10万次烧写周期；2.7V-5.5V工作电压；0-24MHz 工作时钟；  2数码管显示器、20MHz时钟源（可通过FPGA中的锁相环倍频）；  液晶显示屏（20字X4行）；  工作电源5V、3.3V、1.2V混合电压源，良好电磁兼容性主板。  配套示例程序、资料、编程软件光盘等。  4X4键盘，4普通按键，8可锁按键，8发光管  BlasterMV编程下载器和并口通信线，可完成FPGA编程下载和isp单片机的编程。KX_DV3F开发板的源程序

说明：超声视频图像需要实时地采集并在处理后在显示器上重建，图像存储器就必须不断地写入数据，同时又要不断地从存储器读出数据送往后端处理和显示[11]。为了满足这种要求，可以在采集系统中设置2片容量一样的SRAM，通过乒乓读写机制来管理。任何时刻，只能有1片SRAM处于写状态，同时也只有1片SRAM处于读状态。工作期间，2片SRAM都处于读写状态轮流转换的过程，转换的过程相同，但是状态错开，从而保证数据能连续地写人和读出祯存.

说明：FPGA向SRAM中写入数据(VHDL编程)，包含通用fifo，sram等

说明：SRAM和USB芯片FT245的VERILOG逻辑控制

说明：verilog编写fpga与片外SRAM通信模块

说明：用vhdl格式写的sram源代码，把扩展名txt改为.v即可

说明：针对主控制板上存储器(SRAM) 存储的数据量小和最高频率低的情况,提出了基于SDR Sdram(同步动态RAM) 作为主存储器的LED 显示系统的研究。在实验中,使用了现场可编程门阵列( FPGA) 来实现各模块的逻辑功能。最终实现了对L ED 显示屏的控制,并且一块主控制板最大限度的控制了256 ×128 个像素点,基于相同条件,比静态内存控制的面积大了一倍,验证了动态内存核[7 ]的实用性。

说明：SRAM控制器可以实现SRAM数据的输出控制

说明：NIOS下，将图片显示到液晶屏上去，基于DE2板子的，全硬件实现，现将图片烧到SDRAM，然后可以直接显示到液晶屏。

说明：DDR SRAM控制器的verilog完整设计文档（包含有完整的verilog源代码），

说明：ect Specify ARM System Bus (ASB) Region for 36k of SRAM

说明：SRAM编译过的源代码 强烈推荐

说明：SRAM_RWtest sram 用8051f020开发的读写测试程序

说明：最新VHDL 模块，实现对SRAM的控制，能直接用在ALTEAR XILLIX 等 FPGA上，

说明：SRAM_controller,资源多多共享,不亦乐乎!

说明：用UART来接收PC机的RS232串行接口数据。由于UART每次只接收8位数据，所以在接收了两个8位数据之后，才将其存入16位的SRAM内。

说明：S24C10最小系统原理图 包括FLASH SRAM等

说明：FPGA控制ＳＲＡＭ61LV25616 vhdl源程序．

说明：静态随机存储器(SRAM)设计VHDL代码，已经生成的了

说明：一个SRAM控制器的IP核，很不错，有兴趣的朋友可以下去