说明：此程序完成PC上位机通过USB与板上SRAM进行的数据传输交换，有CY7C68013A的SALVE_FIFO的完整固件及FPGA的SRAM驱动程序，并已调通可用了。

说明：飞利浦的视频解码芯片SAA7113H的Verilog控制源代码，该源代码加入了SRAM和DSP，很值得参考

说明：用CPLD+SRAM驱动数字TFT屏的例子，希望对大家有所帮助

说明：sram 控制器用verilog语言实现

说明：SRAM.FPGA,源代码，非常有用哈。涉及到SRAM和FPGA

说明：Verilog编写FPGA与片外SRAM通信模块，内含源代码，希望对大家有所帮助。

说明：配置MB软核使其支持，SRAM并在此基础上做UART测试，文章（我写的呵呵）详细的讲了如何从最对SRAM时序进行配置，如何设置相应参数，如何生成硬件平台，实在是入门必备。

说明：进阶实验之SRAM测试，由verilog编写，可直接对sram进行存写

说明：有关sram的控制器源代码 有需要的可以免费下载

说明：用verilog hdl语言编写的fpga与片外sram 的读写控制

说明：fpga读写sram（61LV25616），程序附详细注释，包含波形仿真文件及signaltap在线调试文件，并附有文档对程序及signaltap的使用进行了详细说明。

说明：AT45DB321D 是 2.7V、串行接口访问的 FLASH 存储器。对于非常高速的要求时它支持快速串行接口。 它兼容 SPI的66MHz频率。这有 34603008 位存储器组织成512或 528 字节的8192 页。加之主存储器，它 的两 SRAM 缓冲区每个为 512/528 字节。这个缓冲区允许在主存储器要重新编程时接收一页数据，来写一 个连续的数据流。 EEPROM 用(位或字节修改)用包含三步 读-编辑-写 操作非常容易。 不同传统 FLASH 内存， 它用多地址线和一个并行接口访问随意，而 DataFlash 用一个快速串行接口访问这的数据。简单串行访问 引人注目的是减少引脚数、使硬件容易设计、增加系统可靠性、缩小噪声和减小封装大小。这个芯片对高 密度、小引脚、低电压和低电源的要求在众多商业和工业使用是最好的。

说明：32-bit ARM Cortex-M0 microcontroller 16/32 kB flash, 8 kB SRAM C_CAN

说明：sram读写验证，用verilog写成，简单

说明：数据读写进SRAM后送屏显示 很好的参考程序

说明：read from SRAM memory (512kx8)

说明：SRAM的一个控制器，内附文档说明。设置地址和输入数据，完成写功能，再次输入地址，完成读功能。

说明：Verilog 语言描述，SRAM的实验操作，Quartus中编译通过

说明：SRAM DATASHEET,控制器设计资料。

说明：SRAM的ip核，niosii，avalon总线的

说明：用FPGA 控制sram读写程序的小程序，

说明：ALTERA公司的SRAM IP核，加快设计流程

说明：sram操作vhdl源程序，内有sdram模型，控制器设计，及测试源程序

说明：C8051F040 SRAM 读写测试程序

说明：可用于FIFO功能的SRAM读写器.....绝对好用...

说明：SRAM和SDRAM的区别，存储器之间的区别

说明：用FPGA实现SRAM读写控制的Verilog代码

说明：qdr2 sram 在altera 平台上的实际使用

说明：用FSM（有限状态机）设计SRAM的VHDL语言

说明：XAPP147 SRAM TEST VHDL code