说明：串口接收和发送功能，波特率9600，适合初学者简单易懂，欢迎下载

说明：贪吃蛇 basys3 FPGA verilog 显示屏

说明：在basys3板子上面实现定时器，蜂鸣器

说明：不使用FFT的IP核编程实现的16点FFT变换

说明：使用Verilog语言在zynq FPGA上实现呼吸灯功能。

说明：学习FPGA和verilog的入门经典书籍，英文原版

说明：一个同步FIFO的标准写法，包含读写控制，存储器生成，顶层模块等

说明：IIR滤波器，采用级联的方式，运用verilog语言编写，给出了代码。测试原码。

说明：基于FPGA的HDMI视频显示输出程序,IP核已封装

说明：(You should upload 5 codes/documents files)(Pay online to activate your account)

说明：实现zynq与电脑上位机串口终端的数据换回

说明：熟练使用Altera QuartusII 仿真软件。 掌握verilog硬件描述语言进行硬件编程。 掌握状态机的原理，结构和设计。 理解FPGA技术的层次化设计方法。 理解并掌握电梯控制器的原理。

说明：基于OV5640摄像头的视频图像传输存储以及读取。供大家参考。

说明：蓝牙连接的手弹电子琴，可直接下板,verilog语言

说明：论文 关于AGC 多通道IF放大器替代零中频接收机中的AGC电路

说明：可用FPGA实现DA输出，输出波形有三角波和正弦波形

说明：利用FPGA开发板做的音乐播放器，可以播放简单雪绒花 ，按1键开始，再按结束

说明：设计一个简单的基于3-8译码器的verilog，包含仿真与约束文件

说明：通过编写输出逻辑表达式，实现74ls151,进行简单的器件实现

说明：移位寄存器：通过编写实现74ls194，封装IP核，输出一个简单序列

说明：通过分时轮流控制各个数码管的位选端，就使各个数码管轮流受控显示。

说明：SPI 主机发送程序，位宽可调，极性和相位可调，数据长度可调

说明：本次课程设计的题目是：基于FPGA的竞赛抢答器。 实验要实现的基本功能是 主持人按下开始，三个人抢答，主持人可以给选手加分或者减分，分数用数码管来显示。以下是主要功能和指标： （1）设计一个可容纳3组参赛的数字式抢答器，每组设一个按钮，供抢答使用。 （2）抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用。 （3）设置一个主持人“复位”按钮。 （4）主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，有指示灯显示抢答组别，扬声器发出1~2秒的音响。 （5）设置一个计分电路，每组开始预置10分，由主持人记分，答对一次1分，答错一次减1分。 本次设计内容是通过IES Design Suite14.7和spartan 3E开发板来实现的。

说明：Board design with led lights

说明：通过自己动手来写CPU改写的基本指令代码设计

说明：用matlab将图片转成灰度图TXT，再通过verilog将数据导入FPGA中，采用高斯滤波算法来处理，再将处理后的图片数据导出到TXT中。