说明：本资料讲述FPGA硬件语言的语法规则，对于初学者有极大的帮助，本书仅供爱好者仅供参考，切勿非法传播

说明：verilog code for counter with additional signal going high at a particular count

说明：Verilog code for implementing simple ALU.

说明：verilog标准语法，还有很多的样例参考，学习的好资料。

说明：FPGA控制外边led，并实现跑马灯等多种效果，用户可以自行控制

说明：fpga串口的发送程序基于verilog语言拿走不用谢。

说明：基于fpga状态机的交通灯设计，亮灯时间自己修改，程序简单易懂。

说明：uart 发送模块接收模块及tb，其中可以选择不同波特率进行收发，代码带有详细注释。

说明：基于fpga的ad采样程序 可控制ad9226对信号进行采样

说明：基于fpga的流水灯程序，可移植，verilog语言编写，

说明：实现简单的硬件加法器、除法器，实现源码文中注释

说明：FPGA Verilog控制FLASH片外读写

说明：实现24小时计时，因为位数不够，这里是12进位，可自行调整进位数

说明：实现在屏幕上显示绿色和红色相间的水平条纹。其中，vga_640x480模块将产生行同步信号hsyn和场同步信号 vsync; vga_stripes模块将产生red、green和blue三个输出。

说明：一个简单的键盘接口模块程序，对键盘输入的数据和时钟信号进行过滤。过滤后的数据信号PS2Df将被送入两个11位移位寄存器中

说明：本实验为UART回环实例，实验程序分为顶层unrt_top、发送模块uart_tx、接收模块 uart_rx，以及时钟产生模块clk＿div。uart＿rx将收到的包解析出8位的数据，再传送给 uart_tx发出，形成回环。参考时钟频率为100MHz，波特率设定为9600bps。

说明：流水灯实验，四个LED灯从左到右依次运动，时间间隔2秒

说明：投币式手机充电仪 分为时间显示和金额显示两部分 根据投入的金额显示两倍时间，可随时清零，确定后倒计时，结束后自动返回初始状态

说明：西安电子科技大学关于fpga数字下变频设计的硕士论文

说明：自己搜集的比较好的关于fpga数字下变频方面的论文

说明：基于FPGA与PC串口自收发通信-Verilog

说明：casez, casex, verilog, xilinx, ise, virtex4

说明：FPGA alarm clock verilog

说明：基于Verilog语言编写的LCD1602显示的日历程序，类似时钟功能值得参考。

说明：用verilog语言编写的闹钟程序，包含LCD、按键等多种功能，有很多逻辑功能模块。

说明：用verilog语言编写的4x4键盘程序，包含整个工程文件，方便工程参考

说明：SDRAM控制源代码详解，包括初始化——读写控制整个过程--特权同学

说明：将BT656数据流转换成RGB图像格式的数据

说明：将嵌入式BT656格式数据解码出带行场同步信号的YCbCr422格式数据