说明：运行在FPGA上的Verilog程序，实现对ADC的控制。在控制模块提供的时钟及控制信号下工作，完成模拟信号的量化和编码。

说明：UART16550兼容的串行通讯控制器，Verilog语言描述，采用Altera Cyclone系列芯片实现FPGA综合，因为FIFO部分利用到内部资源实现。已经在某项目中成功应用，特此推出。

说明：Verilog语言描述的Intel8255 IP Core，本人已经在某项目中经过了物理验证的，可直接用于FPGA综合或ASIC综合。

说明：jepg verilog example

说明：这是我写的一个关于fpga verilog的程序希望有对初学着有帮助

说明：FPGA的VGA视频输出的Verilog程序

说明：FPGA Verilog,双向端口的研究,比较全,由ASSIGN和ALWAYS模块组成,测试可用

说明：FPGA中实现基于查找表方式（LUT）的DDS实现，可用在数字下变频和COSTAS锁相环中，Verilog编写，本人已经调通

说明：《Verilog_HDL_华为入门教程》是一本FPGA设计入门的好书

说明：FPGA verilog，比较好的verilog源码，现提供给大家，供参考

说明：jpeg格式到bmp格式的硬件实现，verilog开发，fpga 实现。

说明：verilog实现的数字滤波器，用于fpga

说明：fpga-jpeg-verilog在fpga平台使用verilog语言进行jpeg算法实现

说明：Verilog实现的DDS正弦信号发生器和测频测相模块，DDS模块可产生两路频率和相位差均可预置调整的值正弦波，频率范围为20Hz-5MHz，相位范围为0°-359°，测量的数据通过引脚传输给单片机，单片机进行计算和显示。

说明：verilog hdl coding DDR sdram control for fpga

说明：verilog语言编写的FPGA代码。功能为pc机通过epp不断写数到sram中，然后pc发送中断信号打断写过程读取sram中的数据。rar包中包含epp协议，模块文件和测试文件（test）。

说明：Verilog HDL语言在FPGA实现中的存储器的使用详细说明

说明：基于FPGA的异步FIFO的软硬件实现,通过VERILOG编程实现后下载到FPGA芯片

说明：基于FPGA的I2C总线模拟，采用verilog HDL语言编写。- Based on the FPGA I2C main line simulation, uses verilog the HDL language compilation.

说明：用Verilog实现基于FPGA的通用分频器

说明：16位加法器的流水线计算,verilog代码，用于FPGA平台。

说明：利用FPGA实现浮点运算的verilog代码 希望能够给需要做这方面研究的同仁有所帮助

说明：本原码是基于Verilog HDL语言编写的，实现了SPI接口设计，可以应用于FPGA,实现SPI协议的接口设计.在MAXII编译成功,用Modelsim SE 6仿真成功.

说明：FPGA/CPLD应用,uart的Verilog HDL原码

说明：大型嵌入式设备FPGA程序，verilog HDL语言，实现DLL和PCM码流分流。

说明：基于地址总线接口的四倍频编码器信号接口的 FPGA实现 Verilog HDL的

说明：用verilog语言在fpga中实现fifo功能！

说明：基于FPGA的16点FFT快速傅立叶变换的Verilog源代码。

说明：包含UART口的VERILOG源程序，该程序在FPGA上验证通过，可作为芯片设计，或FPGA设计的一个完整IP核，硬件设计的兄弟们可参考一下。

说明：51的VERILOG代码！适用于Xilinx的FPGA