说明：模24计数器的Quartus II文本输入设计及其test bench

说明：八选一数据选择器的Quartus II文本输入设计及其仿真波形，包括持续赋值和过程赋值两种方法。

说明：半加器和全加器的Quartus II文本输入设计及其仿真波形

说明：基于RTL8211以太网芯片开发的以太网通信代码，使用Quartus编程，FPGA板子为开发者

说明：基于xilinx FPGA SPARTAN-6开发板的以太网通信代码，以太网芯片RTL8211EG，开发平台ISE

说明：1553B总线的编码器、解码器的verilog硬件描述语言的实现

说明：闹钟系统各模块代码，分频器，计时器，键盘，数码管，寄存器，和总的代码。

说明：试用Verilog HDL语言设计一个电子钟，具体要求为 （1）用四个数码管分别显示分和秒 （2）复位时，显示“00.00” （3）先做仿真，然后电路测试

说明：试用Verilog HDL语言，设计一个秒计数器，将计数过程用两个数码管进行显示（00～59）。要求首先使用Modelsim软件进行功能仿真，然后使用Quartus软件综合，并下载到开发板进行电路功能测试。

说明：试用Verilog HDL语言，设计十进制计数器，将计数过程用一个数码管进行显示（0～9）。要求首先使用Modelsim软件进行功能仿真，然后使用Quartus软件综合，并下载到开发板进行电路功能测试。

说明：试用Verilog HDL语言，设计一个七段数码管译码器，用该电路显示0~9共10个字符，要求首先使用Modelsim软件进行功能仿真，然后使用Quartus软件综合，并下载到开发板进行电路功能测试。

说明：交通灯设计，具体要求为 （1）A，B方向各有红，黄，绿灯，初始态全为红灯，之后东西方向通车，绿灯灭后，黄灯闪烁，各路口通车时间为30秒，由两个七段数码管计数，当显示时间小于3秒的时候通车方向黄灯闪烁 （2）系统时钟50MHz，黄灯闪烁时钟要求为2Hz，七段码管的时间显示为1Hz脉冲，即1秒递减一次，在显示时间小于3秒时，通车方向的黄灯以2Hz的频率闪烁，系统中加入外部复位信号。 （3）先做仿真，然后电路测试。

说明：128点fft的verilog。。。。。。。。。。。。。。。。。。

说明：FPGA UART接口程序，支持波特率动态调整

说明：Verilog编写 的AD7767采集驱动程序

说明：FPGA时钟设计，采用Verilog语言完成，实验成功，值得新手借鉴学习

说明：FPGA编程实例，经典教程，手把手教学，

说明：数电实验FPGA verilog代码，包括秒表、全加器、半加器等。

说明：实战训练1 跑马灯,用fpga写的跑马灯，入门可以参考

说明：实战训练1 扩展板跑马灯,开发板带的程序，可以供参考。

说明：在quartus上运行16QAM仿真，实现在modelsim上的波形仿真

说明：基于FPGA的蓝牙小车工程文件，Verilog语言编写，交流学习用途

说明：使用单片机编程控制AD9851，使其输出稳定的高频信号源

说明：读取单片机写入的控制字，将其写入DDS的寄存器

说明：利用Verilog语言实现PID增量式控制，输出占空比

说明：基于FPGA的数字图像处理，主要用于高校学生竞赛参考

说明：此压缩包包含了adc7606的 ip核，便于sopc调用

说明：该实验程序分为若干个模块：分频模块，时分秒计数模块、译码显示模块、去抖模块、宽脉冲变窄脉冲模块、门电路“或”逻辑模块。 关键模块说明： 分频模块：将50MHz频率分频实现1HZ,作为时分秒模块计数时钟端；将50MHz频率分频实现1KHz,作为数码管刷新时钟频率。 去抖模块：通常按键的按下和抬起，键盘回路中会产生短暂的冲激信号，抖动的时间长短由按键的而机械特性决定的，一般为5ms-10ms。因此，通过双D触发器构成单稳态电路实现消抖。 宽脉冲变窄脉冲模块框图：D触发器输出端取反与触发器的输入相“与”,可以将宽脉冲变成窄脉冲。

说明：基于FPGA实现的带有清零、置位功能的上下计数器程序源码