上传列表：

61IC_S3642.rar - altera在上海的三天培训的教程，包括时序分析，代码优化，功耗分析等教程,2016-01-09 17:30:53,下载6次
uart_verilog.rar - 用verilog编写的串口的程序 通过了仿真 很有用的 对学习串口很有用的,2013-06-21 22:44:05,下载3次
ISAR.rar - 本程序用于对三维转台目标进行ISAR成像（发射LFM信号，stretch处理）,2013-06-21 22:41:25,下载171次
mp3_player.rar - 用vhdl结合sopc编写的MP3的程序 可以在硬件上跑通 包含仿真程序,2013-06-21 22:35:00,下载3次
mp3.rar - 基于sopc的mp3算法，包含编码和译码部分的实现,2013-03-29 14:34:44,下载2次
Hyperspectral-image-readandwrite.rar - 用来读写高光谱遥感影像的matlab代码，支持BSQ,BIL,BIP格式，三种文件格式对应的是头文件*.lxw中的第5个数字，头文件可用写字板编辑,2012-04-19 15:33:09,下载209次
Filter.rar - 用vhdl和sopc编写的示波器程序，可以编译，可以执行,2012-04-19 15:18:20,下载7次
LCD.rar - 单片机驱动ＬＣＤ液晶屏的程序，包括ＬＣＤ１６０２和ＬＣＤ１２８６４,2011-10-19 18:03:07,下载3次
IO.rar - 单片机IO口扩展程序，包括74HC165应用程序，ＰＳ２接口，静态显示,2011-10-19 18:01:38,下载52次
AllFun_New.rar - 触摸屏动态组件的驱动程序，包括下位机程序和动画组件,2011-10-19 16:09:38,下载6次
PWM.rar - 单片机开发pwm电机的程序包括pwm控制程序和脉宽调制,2011-10-19 16:05:04,下载3次

近期下载：

gtx_aurora_zc706_clock_module.rar - 对aurora模块时钟处理模块，实现时钟的分频等处理
gtx_interface_ip.rar - 高速串行设计FPGA-GTX IP设置生成，可动态配置速率2.4Gbps，1.2Gbps，0.6Gbps，自适应链接
xapp1198.zip - Xilinx V7 FPGA如何利用ARM处理器实现GTX/GTH高速串行接口眼图扫描功能。
GTX_pcie_circle.zip - ise v6开发板 外部pcei连接线 用GTX收发器实现自环回收发 可以用chipscpoe查看数据
jesd204_0_ex.zip - jesd204b接收部分程序和带仿真历程
Xilinx.rar - 2020 XILINX Vivado ISE IP License最全最可靠License获取方式。 LDPC, CPRI, Turbo, Polar, JESD204B/C HDMI1.4/2.0, MIPI CSI-2, MIPI DSI AXI CAN AXI USB2.0 SD Card Host Reed-Solomon Decoder/Encoder 10G Enthernet MAC 25G Enthernet MAC 40G Enthernet MAC 50G Enthernet MAC 100G Enthernet MAC RS Encoder/Decoder Display Port/ DP Video Test Pattern Generator RapidIO tri mode ethernet mac
axi_jesd204b.rar - ADI JESD204接口的ADC与Xilinx FPGA接口IP，包含Verilog和VHDL源代码，AXI总线接口，ADC串行控制接口
ds18b20.zip - 基于FPGA的VERILOG语言的DS18B20温度检测程序，很好用
verilog18b20.rar - DS18B20操作，verilog HDL
ds18b20.zip - verilog编写的ds18b20温度传感器程序，可综合
ds18b20.rar - 单路DS18B20的verilog HDL 代码，精度为1℃无须转换数据，直接输出结果。占用300个LE资源。
ds18b20_ip.rar - DS18B20芯片的FPGA驱动，采用的语言是verilog。
data_recovery.rar - 通过数据恢复时钟的例子教程，对研究这类原理很有帮助哦
VHDL.rar - 带有CDR和曼彻斯特编解码的串行接口，代码编译仿真成功过
xapp250.rar - xilinx 关于时钟数据恢复中的源代码
clock_retrive_lsy.zip - 用于E1接口数据时钟恢复，可提取相应的频率
FPGA_bit_clock_data_recovery.rar - 基于FPGA的新型数据位同步时钟提取(CDR)实现方法
xufeng_cdr.zip - 软件CDR 设计，在LATTICE 平台上验证通过，含说明PPT。Lattice soft cdr
cdr.zip - 数据时钟恢复，采样8倍率高频时钟进行数据时钟恢复。已通过Modelsim仿真
duojujiao.zip - 多聚焦图像融合，采用的是提升小波变换，融合规则为高频系数取大，低频系数取平均

收藏：