说明：使用spi fifo中断进行接受和cputimer中断里进行发送

说明：一个FIFO先入先出BUFFER的C程序。用户可以设置BUFFER大小，并通过write_fifo()和read_fifo()函数分别写入和读出数据

说明：利用一个SAM设计一个FIFO 的存储器

说明：在c环境下模拟操作系统中的先来先服务算法.

说明：一个FIFO设计的例子，例子简单，但很经典。 是学好数字设计的好开端。

说明：此程序为存储器常用的FIFO（先入先出），程序中没有指明位宽，这样更适合于初学者进行套用

说明：关于异步FIFO的代码，使用VHDL语言写的，很不错

说明：para13： fifo.vhd FIFO（双口RAM） fifo1.vhd FIFO（嵌入式EAB） fifo2.vhd FIFO（LPM）

说明：通用异步FIFO设计的verilog代码，来自于opencore

说明：大学生计算机操作系统课程设计，实现页面置换，利用fifo（先进先出）算法

说明：异步FIFO的实现，可综合，可验证] keywords:almost_full,full,almost_empty,empty

说明：256字节深度的RS232串口程序,共分4个模块,顶层文件\FIFO程序\串口收和串口发.经过测试已用于产品.可靠!

说明：这是一个基于xilinx ISE9.1的一个历程，包含两个FIFO代码，第一个FIFO读写用同一个时钟，第二个FIFO读写用不同的时钟。

说明：用VHDL语言编写的实现FIFO的设计，经编译下载成功

说明：使用68013的测试程序，包含68013固件程序（采用slave FIFO bulk同步读写，EP2 OUT，EP6 IN），驱动，PC端测试用程序。CPLD的VHDL代码

说明：超值奉献，Clifford E. Cummings FIFO关于异步FIFO的两篇文章，同时附有中文解说，主要讲解异步FIFO的实现难点---空满标志的产生，以及读写地址的产生

说明：Verilog HDL 编写的CY7C68013 SLAVE FIFO接口程序，实际测试可用。可以直接跟上位机连接，传输数据。

说明：用双端口ram实现异步fifo，采用格雷码，避免产生毛刺。

说明：用Keil C语言编写的EZ-USB CyC768013芯片 slave FIFO模式的固件程序

说明：高质量的VHDL代码乒乓处理FIFO缓存

说明：FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输，已验证，直接可用

说明：使用VHDL编程的异步FIFO程序 经调试可运行

说明：可以直接下载到芯片用的带有FIFO的完全UART程序，vhdl语言编写。

说明：用Verilog语言编写的实现NAND Flash块的控制存取以及同步的FIFO的控制

说明：FT245BM USB FIFO芯片文档。芯片使用时的很全的文档

说明：详细说明异步fifo的设计 格雷码在地址的编码中的作用，及满空标志的产生

说明：本组程序包括FPGA程序，固件程序和上位机程序，实现USB的数据传输功能，采用Slave Fifo模式，上位机程序利用Cypress公司提供的库函数进行开发

说明：一篇关于FIFO设计以及FPGA设计的文章

说明：一个比较经典的用VHDL实现的FIFO论文